久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: FPGA程序當第一個時鐘沿來后，第二個always的if語句會不會認為a等于1 [打印本頁]

作者: 宮梓萱 時間: 2018-2-28 10:09
標題: FPGA程序當第一個時鐘沿來后，第二個always的if語句會不會認為a等于1
always@(posedge clk or negedge rst)
   if(!rst)  a<=5'd0;
               else a<=a+1'b1;

always@(posedge clk or negedge rst)
   if(!rst)       b<=5'd0;
   else if(a==1'b1)  b<=a;
   else ;
當第一個時鐘沿來后，第二個always的if語句會不會認為a等于1

作者: KawhiL 時間: 2018-2-28 18:01
這里估計沒人會FPGA，這里基本都是搞單片機的。

作者: rally 時間: 2018-2-28 19:13
因為是clk，所以 a<=5'd0；       第二個 if(!rst)       b<=5'd0;
   else if(a==1'b1)  b<=a;
   else ;
應該執行b<=5'd0; 吧。

作者: 1499369743 時間: 2018-2-28 20:54
FPGA啊愛莫能助了幫頂起來

作者: blangle 時間: 2018-2-28 21:14
有用標記一下

作者: 奮斗de小青年 時間: 2018-2-28 21:38
雖然我學的是VHDL，但是verilog我也能看懂一些，你這個明顯就是基礎知識非常不過關，我隨手查了一下所有的always塊是并行的，如果來個脈沖兩個語句同時執行，你說下面那個會不會認為a=1，如果這個問題還不明白，拿起你手邊任何一本verilog書把基礎再看一下，搞清楚一個脈沖來臨之后變量是如何變化的

作者: 宮梓萱 時間: 2018-3-1 13:13

奮斗de小青年發表于 2018-2-28 21:38
雖然我學的是VHDL，但是verilog我也能看懂一些，你這個明顯就是基礎知識非常不過關，我隨手查了一下所有的a ...

是的，我剛開始學習。嗯嗯，也就是這個時候判斷a的值還是0

作者: 出來逛逛 時間: 2018-3-8 15:56
非阻塞賦值是先把右側計算好后統一賦給左側，第一個時鐘沿a應該是0，這樣容易產生BUG，編譯一下看看吧

作者: loobing 時間: 2018-3-8 17:30
不會，可以仿真看一下，復位解除后第一個時鐘周期a=1，b=0.

作者: qq448193918 時間: 2018-3-9 21:36
不太懂FPGA,幫頂

歡迎光臨 (http://www.zg4o1577.cn/bbs/)

<button id="umyqc"></button>