久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: 全志H3硬件設計（資料下載） [打印本頁]

作者: wqy123 時間: 2018-3-7 10:39
標題: 全志H3硬件設計（資料下載）
QUNZHI h3硬件設計

1. CPU & Beside CPU

(1)VRP、VRA1、VRA2 網絡上的到地電阻、電容值不能修改。
(2) GPIO 分配請按照標案圖分配，切勿隨意調整，新增功能請與相關人員溝通。
(3) 高頻晶振的網絡X24MO 上串接電阻必須保留。
(4) CPU package 與datasheet必須保持一致。
(5) Bypass Cap 必須放置在相應pin腳的正下方。
(6) 優先走晶振，晶振電路接近IC，與主控晶振出線PIN 的距離<300mil。
(7) 主控中間接地焊盤建議用“井”字連接，以減小過孔的阻抗。

QUANZHI.png (191.11 KB, 下載次數: 58)

H3 HOMLET Hardware design guide_V1.0 20141113.pdf

996.23 KB, 下載次數: 125, 下載積分: 黑幣 -5

作者: jtb1111 時間: 2018-6-8 10:18
很好！！！！！

作者: qg_172 時間: 2018-7-26 15:33
果然歷割，高手！！！

作者: qg_172 時間: 2018-7-26 15:34
果然歷割，高手！！！

作者: zhangren_ham 時間: 2018-9-19 14:17
謝謝，正需要這個資料

作者: 441041076 時間: 2018-9-29 09:45
PCB能發下不

作者: 732700 時間: 2019-12-4 16:16
原理圖有沒有

作者: wenyuquan 時間: 2020-4-1 17:03
可以的樓主，謝謝

作者: 孤劍酷 時間: 2020-4-5 17:55
這資料你自己又拼湊不齊，有啥用

歡迎光臨 (http://www.zg4o1577.cn/bbs/)