久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: de1-soc FPGA(Quartus工程含Qsys系統) + HPS 操作步驟 [打印本頁]

作者: wangyin    時間: 2014-7-30 14:11
標題: de1-soc FPGA(Quartus工程含Qsys系統) + HPS 操作步驟
原諒我記憶力不好。。。花了好久弄明白的東西才十個小時不到就忘記了,所以趁現在記得趕緊記錄下來。本文內容:重建de1-soc中HPS-FPGA工程。

PS:原工程在http://pan.baidu.com/s/1gdkoniN,我用的是lab\SW\de1_soc_lab3_hardware和de1_soc_sw_lab3。最后的結果應該是流水燈,60次。


打開Quartus ii 軟件,新建工程Qsystrying,選擇5CSEMA5F31C6,新建verilog HDL文件Qsys.v,文件內容copy de1_soc_traning\lab\SW\de1_soc_lab3_hardware\ghrd_top.v文件內容,注意模塊名改為Qsys,實例化處soc_system改為sys。ghrd.v中只有一個模塊,一次模塊實例化(注意原模塊實例化名字是soc_system,w我的Qsys系統名是sys)

建立Qsys系統sys.qsys。

1,注意先copy de1_soc_traning\lab\SW\de1_soc_lab3_hardware\ip文件夾到Qsys工程下。ip文件夾中是四個ip核,建立Qsys系統中除Quartus自帶ip核外還應添加其他需要的ip核,可以自己寫,也可以從網上下載。

2,Quartus軟件下tools->Qsys或者直接快捷鍵,依次添加所需模塊并連線,最后generate產生相應的文件。注意設置每一個模塊的參數(這里面的東西好多,我自己也不完全懂)。如果只是熟悉整個過程,可以直接copyde1_soc_traning\lab\SW\de1_soc_lab3_hardware\soc_system.qsys文件,文件名改成sys.qsys,同樣需要Quartus軟件下tools->Qsys,打開后generate產生與qsys同名的文件夾(這里是sys文件夾)及其他文件。產生的文件中需要特別注意的是.sopcinfo文件、sys\synthesis\sys.qip、sys\synthesis\sys.v(Qsys.v文件中實例化的sys模塊原型就在這個sys.v中),sys\synthesis\submodules\hps_sdram_p0_pin_assignments.tcl文件。

3,執行hps_sdram_p0_pin_assignments.tcl文件。Quartus->tools->Tclscripts,run hps_sdram_p0_pin_assignments.tcl文件。

4,添加相應的文件,具體如圖:(其實就是用到的ip核的.v文件和Qsys系統生成的.v和.qip文件)



5,分析和綜合

6,執行引腳分配.tcl腳本文件,或者自己用pin planner分配引腳。這里如果只是熟悉過程就直接從原項目
de1_soc_lab3_hardware中的工程導出別人的引腳分配的TCL文件。具體方法是:打開工程后,Assignment->pinplanner,file ->export,選擇文件類型tcl,名字改為Qsystrying(其他名字也可以)。復制該文件到我們的Qsystrying工程目錄。回到Qsys工程的Quartus界面,同樣執行Qsystrying.tcl文件,就會發現引腳分配好了。
7,Compile Design。之后就是下載到FPGA的板子上。此時看到所有的LED燈都亮。


以上這些僅僅是搭建Qsys系統,FPGA和HPS在Qsys系統上連接,工程文件僅僅是指定各個輸入輸出口和引腳分配。真正功能的實現是在HPS中的ARM 上跑的程序,具體的就在.c文件中了。

1,產生HPS頭文件。具體是利用C:\altera\13.1\embedded的Embedded_Command_Shell.bat運行generate_hps_qsys_header.sh腳本文件(該腳本文件在de1_soc_traning\lab\SW\de1_soc_lab3_hardware中,注意把soc_system.sopcinfo改為自己的.sopcinfo文件,這里是sys.sopcinfo)。

2,生成可執行文件。新建或者直接復制de1_soc_traning\lab\SW\de1_soc_sw_lab3中的main.c文件,可以打開看看文件內容就是跑馬燈程序,里面值得注意的是FPGA上地址映射到HPS中的地方,其他的比較容易理解。新建或者直接復制de1_soc_traning\lab\SW\de1_soc_sw_lab3中的Makefile文件,把Makefile,main.c,hps_0.h文件放在一個目錄下。用C:\altera\13.1\embedded的Embedded_Command_Shell.bat,make一下產生my_first_hps-fpga文件。

3,利用U盤或以太網方式copy my_first_hps-fpga文件到SD卡,putty連接,運行my_first_hps-fpga。此時看到流水燈。


總結:
自己要做的--------FPGA這塊:ip核,Quartus Qsys系統,工程.v文件,分配引腳的tcl文件
----------HPS 這塊:Makefile,main.c,generate_hps_qsys_header.sh
最后需要的---------.sof文件下載進FPGA,可執行文件進SD卡中執行


拓展:自啟動。

FPGA:.pof文件固化到FPGA中,注意我們的de1-soc用的不是EPCS,而是EPCQ,具體方式見用戶手冊倒數第二章。
HPS:在/etc/rcS.d中添加需要自動執行的shell文件。這里可以新建shell文件,用shell文件執行我們的my_first_hps-fpga可執行文件。
之后再上電就會自啟動流水燈了。



作者: traburiss    時間: 2015-5-2 21:02
本帖最后由 traburiss 于 2015-5-2 21:03 編輯

你好,我參考了DE1-SOC教程里面的硬件實驗部分的內容,用了和你一樣的工程文件,copy了那些工程文件按照步驟打開Qsys,卻產生很多錯誤,請問你當時有沒有遇到過。
錯誤內容如下圖:






歡迎光臨 (http://www.zg4o1577.cn/bbs/) Powered by Discuz! X3.1
主站蜘蛛池模板: 免费看国产片在线观看 | 日日夜夜精品视频 | 国产男女视频 | 免费视频一区 | 国产日韩欧美一区二区在线播放 | 国产一级一级毛片 | 国内精品99 | 国产精品毛片一区二区在线看 | 精品成人免费视频 | 久久久国产一区 | 久久国产精品久久 | 伊人久久精品一区二区三区 | 91精品久久久久久久久中文字幕 | 一级a性色生活片久久毛片 午夜精品在线观看 | 国产 日韩 欧美 在线 | 国产99久久精品一区二区永久免费 | 日韩精品无码一区二区三区 | 91免费看片神器 | 免费在线视频精品 | 亚洲一区在线播放 | 欧美日韩专区 | 国产精品久久在线观看 | 九一在线| 欧美国产大片 | 久久久精品国产 | 国产999精品久久久 日本视频一区二区三区 | 亚洲精品高清视频 | 视频一区二区中文字幕 | 在线伊人 | 999久久久久久久久6666 | 精品久久久久久红码专区 | 中文天堂在线观看 | 青青久久久 | 美日韩精品 | 久久久久亚洲 | 成人精品久久日伦片大全免费 | 日本久久一区二区三区 | 国产精品自拍一区 | 在线观看国产视频 | 超级黄色一级片 | 亚洲男女视频在线观看 |