標(biāo)題: 內(nèi)存里面是怎么樣的，你知道嗎 [打印本頁]
作者: hubaba 時間: 2016-3-25 16:48
標(biāo)題: 內(nèi)存里面是怎么樣的，你知道嗎
本帖最后由 hubaba 于 2016-3-28 13:44 編輯
摘要
買電腦最重要的參考指標(biāo)之一是快，而快慢與否由DDR決定，今天我們詳細(xì)介紹DDR時序電路與連線拓補(bǔ)。
買電腦最重要的參考指標(biāo)之一是快，而快慢與否由DDR決定，自從上一篇文章介紹完各種類DDR的特性功能后，今天我們詳細(xì)介紹DDR時序電路與連線拓補(bǔ)。
圖1 DDR4
一、時序關(guān)系
SDRAM、DDR、DDR2、DDR3、DDR4的讀寫時序整體類似，區(qū)別在于間隔時間、命令形式、有新增功能等。
以圖表的形式說明內(nèi)存讀寫時序關(guān)系。
CK/CK#：時鐘信號，地址和命令信號在時鐘的上升沿有效，數(shù)據(jù)信號在時鐘的上升沿和下降沿都有效。
R：表示讀命令；
W：表示寫命令；
A：表示地址命令，包括行地址、列地址、塊地址、塊組地址；
D：表示數(shù)據(jù)，包括數(shù)據(jù)和數(shù)據(jù)選通信號；
AL：命令之間的間隔時間，每類芯片的間隔時間是不同的，以時鐘的個數(shù)為單位；
CL：讀的數(shù)據(jù)從內(nèi)部存儲單元到數(shù)據(jù)總線的時間，即數(shù)據(jù)潛伏期；
CWL：寫數(shù)據(jù)時的延時，要比CL短的多。
下面的幾個表，行數(shù)都一樣，第一行表示時鐘信號；第二行表示命令信號；第三行表示數(shù)據(jù)信號；第四行表示第一個讀/寫命令發(fā)出后的時間間隔情況；第五行表示第二個讀/寫命令發(fā)出后的時間間隔情況；第六行表示第三個讀/寫命令發(fā)出后的時間間隔情況；
內(nèi)存芯片的操作時序很多，如普通讀或?qū)憰r序、突發(fā)讀或?qū)憰r序、讀后接著讀時序，讀后寫時序、多功能寄存器設(shè)置操作時序、校準(zhǔn)時序等等，現(xiàn)在僅僅以突發(fā)的讀寫時序?yàn)槔f明內(nèi)存的一般性操作時序。
無間隔的連續(xù)突發(fā)讀時序如表1所示，突發(fā)長度為4。數(shù)據(jù)是連續(xù)輸出的，每4個字節(jié)需要一個潛伏期CL。
表1 無間隔的突發(fā)數(shù)據(jù)讀操作
有一個時鐘周期間隔的突發(fā)讀操作如表2所示，每四個數(shù)據(jù)中間有一個時鐘周期的間隔。如果讀命令有兩個時鐘間隔，數(shù)據(jù)中也有兩個時鐘間隔。
表2 有一個時鐘間隔的突發(fā)數(shù)據(jù)讀操作
無間隔的連續(xù)突發(fā)寫操作如表3所示，突發(fā)長度為4，數(shù)據(jù)連續(xù)輸入到內(nèi)存中，CWL的時間間隔一般是1~2個時鐘周期。
表3 無間隔的突發(fā)數(shù)據(jù)寫操作
有一個時鐘間隔的突發(fā)寫操作如表4所示，同讀操作一樣，每四個數(shù)據(jù)中間有一個時鐘間隔，如果是寫命令有兩個時鐘間隔，則數(shù)據(jù)中間也有兩個時鐘間隔。
表4 有一個時鐘間隔的突發(fā)數(shù)據(jù)寫操作
二、連線拓補(bǔ)
1、型走線結(jié)構(gòu)
T型走線拓?fù)浣Y(jié)構(gòu)如圖所示，一個內(nèi)存控制器上掛載4個內(nèi)存芯片。
圖2 T型走線拓?fù)?/div>
T型結(jié)構(gòu)的走線，每條線的臂長相等，保證信號同時到達(dá)終端芯片。
2、Fly-By走線結(jié)構(gòu)
Fly-By型走線拓?fù)洌粋�內(nèi)存控制器上掛載4個內(nèi)存芯片，如圖所示。
