久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: 馴服ADC的幾個小竅門 [打印本頁]

作者: 51黑電子愛好者 時間: 2016-4-12 16:19
標題: 馴服ADC的幾個小竅門
數模轉換是我們在嵌入式系統中用的非常頻繁的一個功能，市面上大部分MCU內部都集成了ADC，內置ADC的精度也從以前的10bit變成現在常見的12bit(NXP)，還可以看到不少內置16bit精度的MCU(Freescale)。ADC精度攀升的同時，怎么樣能夠更好的駕馭這匹烈馬也同時困擾著各位年輕工程師。
數模轉換是我們在嵌入式系統中用的非常頻繁的一個功能，市面上大部分MCU內部都集成了ADC，內置ADC的精度也從以前的10bit變成現在常見的12bit(NXP)，還可以看到不少內置16bit精度的MCU(Freescale)。ADC精度攀升的同時，怎么樣能夠更好的駕馭這匹烈馬也同時困擾著各位年輕工程師，今天就讓小編給大伙支兩招吧！

隔離數字信號與模擬信號這一點應該是各位工程師最先想到，由于模擬信號抗干擾能力比較差，系統有頻率比較高的數字信號時，最好能夠在硬件上對模擬信號進行隔離。筆者在這方面了解不是很深，實際使用中，在模擬電源跟地前面串了個小磁珠，在要求不是太過苛刻的環境下也夠用了，如下圖所示：

      如果大家有進一步的需求，就需要考慮到元器件布局、鋪地策略、旁路電容與去耦電容的選取等問題了，可以看一下NXP官方寫的關于ADC的硬件設計參考，鏈接如下：
http://www.zlgmcu.com/NXP/LPC1000/ds/AN10974_12bit_ADC_design.zip

使用基準電壓校準Vref       很多MCU都有獨立的模擬參考電源引腳Vref，常見的硬件設計中都會直接接到LDO的輸出端。但實際系統工作中，LDO受負載改變的影響，其輸出電壓可能存在比較大的波動。因此，推薦使用一個通道實時采集基準電壓(常用2.5V、1.24V或者更低等)，對Vref電壓進行補償校正。

軟件上的配置       不少MCU內置的ADC都有自動硬件校準功能，從POR啟動或者低功耗模式喚醒后，都需要進行校準，校準過程只需要為ADC模塊提供固定的時鐘，硬件自動完成剩余操作，用戶只需要查詢完成標志位即可。

      ADC引腳需要配置成無上下拉的模擬輸入引腳，這一點很重要，多余的上下拉都將影響ADC正常采樣。

濾波       硬件上常見的處理方法為，在采樣點上面并聯一個電容，這樣可以改善采樣點的波形，減少高頻分量在該點的干擾；同理，軟件上面可以采用中值法、平均法等進行濾波，盡量避免采樣點上面極值干擾。

      但是，上述方法是通過犧牲ADC的采樣速率來獲得采樣精度的，在對采樣速率有要求的場合下顯然不適用。
采樣電阻的選取       理想情況下，ADC引腳作為輸入引腳，可以近似為一個阻抗為MΩ級的電阻。很多情況下，為減小整體系統的功耗，很多工程師都會選擇一個比較大的采樣電阻，以盡量減少電源在采樣電阻上面的漏電流。

      這個時候，工程師很可能遇到這么一個問題：在ADC采樣頻率比較高的情況下，只使能單通道，采集回來的數據是正確的；當同時開啟多個通道進行轉換時，采樣結果存在非常大的誤差。

      實際上，多通道ADC模塊內部結構一般如下圖所示：

多個轉換通道共用一個采樣電容，在通道切換過程中，采樣電容有一個充放電的過程。當系統工作時，使用示波器觀察采樣引腳波形，可以看到頻率與采樣周期相同的脈沖形狀尖峰。如果采樣前端阻抗比較大，很有可能到達MCU采樣瞬間，采樣電容上的電壓未能到達采樣通道引腳的實際電壓，導致誤差的產生。

問題解決方法是考慮減小采樣前端電路的阻抗。

歡迎光臨 (http://www.zg4o1577.cn/bbs/)