久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標(biāo)題: AD16 PCB板信號(hào)完整性分析的操作步驟及設(shè)置方法 [打印本頁]

作者: 吳善龍 時(shí)間: 2017-9-3 21:43
標(biāo)題: AD16 PCB板信號(hào)完整性分析的操作步驟及設(shè)置方法

AD16的主要功能是畫電路原理圖和根據(jù)電路原理圖設(shè)計(jì)PCB板。為了使設(shè)計(jì)的電路、畫完的電路原理圖，從電路原理上不存在錯(cuò)誤，從電路邏輯上不存在混亂，AD16專門開發(fā)了電路原理圖的仿真程序。這樣可以把設(shè)計(jì)存在的問題，在第一步：繪制電路原理圖階段就及時(shí)發(fā)現(xiàn)，然后根據(jù)仿真結(jié)果，改進(jìn)電路原理圖。這就避免了等到印刷電路板裝配零件完成為成品之后再發(fā)現(xiàn)問題時(shí)，造成的大量的人力物力損失。同樣：設(shè)計(jì)PCB時(shí)，也是先在電腦上根據(jù)電路原理圖，繪制PCB板圖。然后再把電腦PCB板圖拿到PCB工廠生產(chǎn)PCB板。AD16同樣設(shè)計(jì)了PCB板信號(hào)完整性分析程序，把電腦上繪制的PCB板圖，進(jìn)行信號(hào)完整性仿真分析，從而早期發(fā)現(xiàn)設(shè)計(jì)的PCB板圖是否存在瑕疵，及時(shí)改進(jìn)到理想狀態(tài)。如果繪制好PCB板圖，沒有經(jīng)過PCB板圖的信號(hào)完整性分析仿真，直接拿到工廠生產(chǎn)PCB板，PCB板裝配完工成為成品后，才發(fā)現(xiàn)有瑕疵，那就造成了極大的浪費(fèi)。

PCB板的信號(hào)完整性分析，是指PCB板中的一個(gè)網(wǎng)絡(luò)，這個(gè)網(wǎng)絡(luò)的輸出波形，與該網(wǎng)絡(luò)的輸入波形相比，盡量的相似，盡量的少失真、少延遲、少變形、少缺失、少振鈴、少過沖。低頻的數(shù)字電路PCB板，輸入信號(hào)經(jīng)過PCB內(nèi)網(wǎng)絡(luò)的處理后，網(wǎng)絡(luò)輸出的信號(hào)波形失真很小，而在高頻的數(shù)字電路PCB板，如果PCB板設(shè)計(jì)稍有不當(dāng)，被測(cè)試的網(wǎng)絡(luò)輸出信號(hào)與該網(wǎng)絡(luò)輸入信號(hào)相比，就會(huì)產(chǎn)生明顯的延遲、失真，導(dǎo)致生產(chǎn)的PCB板不達(dá)標(biāo)，無法使用。

進(jìn)行信號(hào)完整性分析的前提條件：需要具備以下條件，才能進(jìn)行信號(hào)完整性分析：

電路中被測(cè)試的網(wǎng)絡(luò)，必須包含IC的一個(gè)信號(hào)輸出腳，這個(gè)輸出信號(hào)作為激勵(lì)這個(gè)網(wǎng)絡(luò)的信號(hào)源。如果一個(gè)網(wǎng)絡(luò)只有R、L、C等無源器件，沒有晶體管、IC等有源器件，那么這個(gè)無源網(wǎng)絡(luò)，就不能進(jìn)行信號(hào)完整性分析。也就是說：必須設(shè)定被測(cè)試網(wǎng)絡(luò)的激勵(lì)源。
在繪制電路原理圖、PCB板圖時(shí)，繪圖使用的零件庫應(yīng)當(dāng)使用集成零件庫，集成零件庫里面的零件包含了電路原理圖符號(hào)、封裝符號(hào)、仿真模型、信號(hào)完整性模型。如果零件庫里的零件不包含完整性模型，就必須登錄零件生產(chǎn)商的官網(wǎng)，下載信號(hào)完整性模型，或從其他文件找到模型。然后再加載到工程文件里面來。也可以在原理圖中調(diào)整模型。
設(shè)定電路原理圖中的電源網(wǎng)絡(luò)電壓值(如3.3V\5V\12V等等)、把電路圖中電源的地網(wǎng)絡(luò)，設(shè)定為0V。
設(shè)定PCB板的PCB板層堆疊：?jiǎn)螕?/font>design-------layer stack manager。一般采用系統(tǒng)默認(rèn)值即可。

通過PCB板的信號(hào)完整性分析，可以仿真測(cè)量輸入信號(hào)通過一個(gè)網(wǎng)絡(luò)后，產(chǎn)生的反射畸變和相鄰網(wǎng)絡(luò)之間的信號(hào)串?dāng)_。

注意：進(jìn)行信號(hào)完整性分析時(shí)，被測(cè)試的PCB文件，必須在工程中，不能是獨(dú)立存在的free docment。

信號(hào)完整性分析的實(shí)例：

1、打開工程文件夾：projedts。這個(gè)工程文件夾內(nèi)包括：電路原理圖文件sch PCB板文件pcb。打開PCB板圖。見下圖。

2、設(shè)置PCB板的板層堆疊管理：design------layer stack manager-------彈出下圖對(duì)話框：

單擊上圖右邊：impedance calculation標(biāo)簽，彈出PCB阻抗計(jì)算對(duì)話框，見下圖：

上圖，采用默認(rèn)值即可。

3、單擊：design-----rules------彈出規(guī)則對(duì)話框，見下圖：

在上圖中左下部位找到信號(hào)激勵(lì)：signal stimulus，在signal stimulus上面右鍵單擊，選擇new rule，見下圖：

在上圖的右側(cè)欄，設(shè)置激勵(lì)信號(hào)的參數(shù)，采用系統(tǒng)默認(rèn)值即可。

設(shè)置電壓和地網(wǎng)絡(luò)：在下圖的左下角，單擊：supply net，選擇new rule.

在下圖中，右上策新出現(xiàn)的電源網(wǎng)絡(luò)，把GND網(wǎng)絡(luò)電壓設(shè)置為0V，將VCC電壓設(shè)置為5V。然后單擊OK。

選擇tools-----signal integrity------彈出一下對(duì)話框：

單擊上圖model assignnent配置完整性分析模型，就會(huì)彈出下面的對(duì)話框：

上表中的名稱解釋：

Not match: 表示AD16程序沒有找到該器件的完整性分析模型。需要人為指定。

Low confidence:程序自動(dòng)為該器件指定了一個(gè)模型，但置信度很低。

Medium confidence：中級(jí)置信度。

High confidence：置信度很高。

Model found：該器件的模型已經(jīng)找到。

User modifined: 用戶修改了模型。

Model added：用戶創(chuàng)建了模型。

修改期間完整性分析模型的步驟：雙擊上圖中要修改模型器件的status部分-------彈出下圖：完整性分析模型修改對(duì)話框------在TAPE選項(xiàng)中選擇器件的類型-------在technology選項(xiàng)中選擇驅(qū)動(dòng)類型-------也可以從外部文件導(dǎo)入與該器件相關(guān)聯(lián)的IBIS模型-------大家IMPORT IBIS-------選擇從器件廠商哪里得到的IBIS模型即可-----單擊OK。單擊上圖左下角：update model schematic,將修改后的模型更新到原理圖中。單擊上圖中右下角的analyze design標(biāo)簽------程序進(jìn)入信號(hào)完整性分析------彈出：signal integrity分析網(wǎng)絡(luò)狀態(tài)表格：見下面第二圖：

上面的網(wǎng)絡(luò)完整性分析表格：status，最左的net：代表網(wǎng)絡(luò)名稱，作數(shù)第二：status，標(biāo)明這個(gè)網(wǎng)絡(luò)是否通過了完整性分析（failed：沒有通過）、沒有分析（not analyze）、分析通過（passed）。上表中的falling edge overshoot:代表脈沖下降沿過沖，falling edge undershoot:代表脈沖下降沿衰減。Rising edge overshoot:代表上升沿過沖。Rising edge undershoot：代表上升沿衰減。

怎樣查看上面網(wǎng)絡(luò)表中某一個(gè)網(wǎng)絡(luò)的完整性分析結(jié)果：右鍵單擊上表中第三個(gè)網(wǎng)絡(luò)：TXB-------在下拉菜單中選擇details細(xì)節(jié)--------彈出下圖：full result（該網(wǎng)絡(luò)分析的詳細(xì)結(jié)果）。

查看網(wǎng)絡(luò)輸出端的反射波形：

雙擊上圖中網(wǎng)絡(luò)名稱：TXB-------就可把網(wǎng)絡(luò)TXB運(yùn)動(dòng)到上圖中的右側(cè)：net（網(wǎng)絡(luò)框中）-----此時(shí)上圖右下角灰色（無效）的reflections變成黑色（有效）-------見下圖：

單擊上圖右下角的reflections-------顯示輸入波形和輸出帶有反射的波形：見下圖。

右鍵單擊上圖中右上角紅色的TXB-U2 13-NOterm-------在彈出的下拉菜單中選擇光標(biāo)A和光標(biāo)B，見下圖：

利用上圖中的光標(biāo)A和光標(biāo)B，精確測(cè)量，測(cè)量結(jié)果顯示在sin data（在顯示信號(hào)完整性分析的AD16窗口前提下，AD16屏幕的右下角，顯示有：sin data標(biāo)簽）中。

9：網(wǎng)絡(luò)輸出端式接不同的匹配電阻，以消除輸出端的反射波形。見下圖的右下角：給出了網(wǎng)絡(luò)輸出端試結(jié)串聯(lián)電阻、并聯(lián)電阻、串聯(lián)電容、并聯(lián)電容、并聯(lián)D時(shí)的不同情況下，分別查看哪種情況下網(wǎng)絡(luò)輸出端的反射波形最小。試現(xiàn)在在網(wǎng)絡(luò)輸出端串聯(lián)電阻的方法：serial res。如下面的第二圖所示：

（上圖右下角no termination:表示輸出端沒有接任何匹配電阻）

上圖serial res：表示網(wǎng)絡(luò)輸出端串聯(lián)了匹配電阻。上圖中:min：代表匹配電阻取值的最小值：25歐，max:代表匹配電阻取值的最大值是150歐，這兩個(gè)數(shù)值可以有用戶任意修改。設(shè)定完最大值和最小值后，選中進(jìn)行掃描：perform sweep，單擊上圖右下角的reflection------匹配電阻取值在25歐--------150歐之間聯(lián)系均勻改變時(shí)，網(wǎng)絡(luò)輸出端反射波形，在哪個(gè)歐姆時(shí)最小。以此找到匹配電阻的最佳電阻值。

10、PCB板相鄰網(wǎng)絡(luò)的串?dāng)_分析：雙擊上圖中左上角的TXB，使之選中進(jìn)入上圖右上角的NET內(nèi)，再雙擊相鄰的網(wǎng)絡(luò)RTSB，也選中到右上角的NET內(nèi)，右鍵單擊右上角NET內(nèi)的TXB,在下拉菜單中選擇：set aggressor，把TXB設(shè)定為入侵者（干擾源），RTSB網(wǎng)絡(luò)就是受干擾網(wǎng)絡(luò)了。單擊上圖右下角的cross talk標(biāo)簽，分析串?dāng)_，過一會(huì)就顯示串?dāng)_的波形。

作者：吳善龍2017-09-03

以上的圖文Word格式文檔51黑下載地址（方便保存,內(nèi)附清晰圖）:

PCB板的信號(hào)完整性分析.doc (1.17 MB, 下載次數(shù): 177)

作者: admin 時(shí)間: 2017-9-4 01:39
好資料，51黑有你更精彩!!!

作者: 吳善龍 時(shí)間: 2017-9-4 10:09
謝謝。我將再接再厲

作者: g753388438 時(shí)間: 2017-9-4 10:42
好東西學(xué)習(xí)了

作者: 從入門到精通 時(shí)間: 2017-9-7 09:47
為什么頂層和頂層的線都可以從元器件下面過呢

作者: zimiaoxinghan 時(shí)間: 2017-9-19 15:41
太棒了有你更精彩

作者: zzqxzh 時(shí)間: 2017-12-28 12:52
好東西，太愛樓主了

作者: njtzlm 時(shí)間: 2017-12-30 09:31
非常好的文章，太棒了，學(xué)習(xí)！

作者: 285154245 時(shí)間: 2018-3-7 21:28
好東西學(xué)習(xí)了

作者: zsqlaoer1 時(shí)間: 2018-6-5 15:56

好東西學(xué)習(xí)了

作者: glmglm2008 時(shí)間: 2018-7-2 10:56
謝謝分享，正好需要

作者: 明天你好123 時(shí)間: 2019-6-5 11:18
謝謝分享

作者: 112014111111qQ 時(shí)間: 2019-6-18 11:07
為什么會(huì)有些net顯示為not analysed 呢？請(qǐng)問應(yīng)該添加哪些設(shè)置才能使其分析？

作者: cangqiongfeiyin 時(shí)間: 2019-6-30 16:55
我點(diǎn)擊了DXP 放置菜單中的信號(hào)完整性命令之后，彈出來的英文是ERROR：PCB components were not all linked to source schematic components.run component links to link components or see Messages for details 就只能點(diǎn)擊OK，就沒顯示出Not all components have Signal Integrity models set up.求個(gè)解決辦法。

作者: m182892 時(shí)間: 2019-7-1 08:29
這個(gè)功能平時(shí)基本上不用，畫板主要靠經(jīng)驗(yàn)。

作者: send 時(shí)間: 2019-10-5 16:02
希望我能夠?qū)W會(huì)這個(gè)功能

作者: z1445056258 時(shí)間: 2020-4-2 20:23
好資料，51黑有你更精彩!!!

作者: liht1634 時(shí)間: 2021-12-17 10:41
寫得停詳細(xì)的，贊！

作者: dzxqyt 時(shí)間: 2022-2-24 22:08
好資料，51黑有你更精彩!!!

歡迎光臨 (http://www.zg4o1577.cn/bbs/)