久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標題: PCB設計中高速信號關鍵信號的布線要求 [打印本頁]

作者: 板兒妹0517 時間: 2017-10-19 16:02
標題: PCB設計中高速信號關鍵信號的布線要求

本期講解PCB設計中高速信號關鍵信號的布線要求。

一、時鐘信號布線要求

在數字電路設計中，時鐘信號是一種在高態與低態之間振蕩的信號，決定著電路的性能。時鐘電路在數字電路中點有重要地位，同時又是產生電磁輻射的主要來源。時鐘的處理方法也是在PCB布線時需要特別重視的。在一開始就理清時鐘樹，明確各種時鐘之間的關系，布線的時候就能處理得更好。并且時鐘信號也經常是EMC設計的難點，需要過EMC測試指標的項目尤其要注意。

時鐘線除了常規的阻抗控制和等長要求外，還需要注意以下問題。

1. 時鐘信號盡量選擇優選布線層。

2. 時鐘信號盡量不跨分割，更不要沿著分割區布線。

3. 注意時鐘信號與其他信號的間距，至少滿足3W。

4. 有EMC要求的設計，較長的時候線盡量選擇內層布線。

5. 注意時鐘信號的端接匹配。

6. 不要采用菊花鏈結構傳送時鐘信號，而應采用星型結構，即所有的時鐘負載直接與時鐘功率驅動器相互連接。

7. 所有連接晶振輸入/輸出端的導線盡量短，以減少噪聲干擾及分布電容對晶振的影響。

8. 晶振電容地線應使用盡量寬而短的導線連接至器件上；離晶振最近的數字地引腳，應盡量減少過孔。

9. 在數字電路中，通常的時鐘信號都是邊沿變化快的信號，對外串擾大。所以在設計中，時鐘線宜用地線包圍起來并多打地線也來減少分布電容，從而減少串擾；對高頻信號時鐘盡量使用低電壓關分時鐘信號并包地方式，需要注意包地打孔的完整性。

二、模擬信號布線要求

模擬信號的主要特點是抗干擾性差，布線時主要考慮對模擬信號的保護。

對模擬信號的處理主要體現在以下幾點：

1. 為增加其抗干擾能力，走線要盡量短。

2. 部分模擬信號可以放棄阻抗控制要求，走線可以適當加粗。

3. 限定布線區域，盡量在模擬區域內完成布線，遠離數字信號。

三、接口類信號布線要求

常見的接口有RJ-45、USB、HDMI等，有高速的也有低速的，在此舉一個最常見的接口—網口的處理方式。

在布線方面除了需要遵循高速差分的布線原則外還需要注意。

1. RJ-45本身接機殼地（保護地PGND)，此地平面要從變壓器下面開始與單板內部數字地隔離，變壓器中間對應的所有層建議掏空。

2. 所有外來信號都不得在變壓器下方布線，更不允許信號從初、次級間穿過。

以上便是PCB設計中各類關鍵信號的布線要求，下期預告：PCB設計后期處理

作者: mtk1625 時間: 2018-6-6 17:13
很不錯實用

作者: mtk1625 時間: 2018-6-6 17:15
低電壓關分時鐘信號是啥？

歡迎光臨 (http://www.zg4o1577.cn/bbs/)