久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

標(biāo)題: PCB設(shè)計(jì)中高速信號(hào)的通常優(yōu)化方法 [打印本頁(yè)]

作者: 板兒妹0517 時(shí)間: 2017-10-20 14:30
標(biāo)題: PCB設(shè)計(jì)中高速信號(hào)的通常優(yōu)化方法

以LVDS信號(hào)為例，說(shuō)明PCB設(shè)計(jì)中高速信號(hào)的通常優(yōu)化方法：

LVDS(Low Voltage Differential Signaling,低電壓差分信號(hào)）是一種低擺幅的差分信號(hào)技術(shù)，它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。

LVDS信號(hào)不僅是差分信號(hào)，而且是高速數(shù)字信號(hào)。因此，對(duì)用來(lái)傳輸LVDS的PCB線對(duì)必須采取措施，以防止信號(hào)在媒質(zhì)終端發(fā)生反射，同時(shí)應(yīng)減少電磁干擾以保證信號(hào)的完整性。在PCB布線時(shí)需要注意的一些問(wèn)題如下。

（1）采用多層板結(jié)構(gòu)形式，由于LVDS信號(hào)屬于高速信號(hào)，故與其相鄰的層應(yīng)為地層，且應(yīng)對(duì)LVDS信號(hào)進(jìn)行屏蔽以防止干擾。對(duì)于密度不是很大的板子，在物理空間條件允許的情況下，最好將LVDS信號(hào)與其他信號(hào)分別入在不同的層。

（2）控制傳輸線阻抗，各類差分線的阻抗要求是不同的，根據(jù)設(shè)計(jì)要求，通過(guò)阻抗計(jì)軟件算出差分阻抗和對(duì)應(yīng)的線寬間距，并設(shè)置到約束管理器。差分線通過(guò)互相耦合來(lái)減少共模干擾，在條件許可的情況下要盡可能平行布線，兩根線中間不能有過(guò)孔或其他信號(hào)。差分對(duì)需要嚴(yán)格控制相位，所以對(duì)內(nèi)需要嚴(yán)格控制等長(zhǎng)。

（3）遵守緊耦合的原則，當(dāng)兩條差分信號(hào)線距離很近時(shí)，電流傳輸方向相反，其磁場(chǎng)相互抵消，電場(chǎng)相互耦合，電磁輻射也要小得多。為減少損耗，高速差分線換層時(shí)可以在換層孔的附近添加地過(guò)孔。

（4）走線盡可能地短而直，信號(hào)的輻射強(qiáng)度是和信號(hào)線的走線長(zhǎng)度成正比的，高頻的信號(hào)引線越長(zhǎng)，它就越容易耦合到靠近它的元器件上去。所以對(duì)諸如信號(hào)的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號(hào)線都是要求盡可能的走線越短越好。避免出現(xiàn)太多的拐彎，高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，拐彎處盡量用45ᵒ或弧線，避免90ᵒ拐彎；這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻中，滿足這一要卻可以減少高頻信號(hào)對(duì)外的發(fā)身和相互間的耦合。應(yīng)盡量減少布線中的過(guò)孔數(shù)和其他會(huì)引起線路不連續(xù)性的因素。

（5）不同差分線對(duì)之間的間距不能太小，LVDS對(duì)走線方式選擇沒(méi)有限制，微帶線和帶狀線均可，但是必須注意要有良好的參考平面。不同差分線對(duì)之間的間距不能太小，至少應(yīng)大于3~5位的差分線間距。必要時(shí)可在不同差分線以對(duì)之間加地孔隔離以防止相互間的串?dāng)_。

（6）LVDS信號(hào)遠(yuǎn)離其他信號(hào)，對(duì)LVDS信號(hào)和其他信號(hào)，如TTL信呈，最好使用不同的走線層。如果因?yàn)樵O(shè)計(jì)限制必須使用同一層走線時(shí)，LVDS走線和TTL走線的距離應(yīng)該足夠遠(yuǎn)，至少應(yīng)大于3~5位的差分線間距。

（7）LVDS差分信號(hào)不可以跨平面分割，盡管兩根差分信號(hào)互為回流路徑，跨平面分割不會(huì)割斷信號(hào)的回流，但是跨平面分割分的傳輸線會(huì)因?yàn)槿鄙賲⒖计矫娑鴮?dǎo)致阻抗不連續(xù)。

（8）接收端的匹配電阻要盡量靠近接收引腳，距離要盡量短，接線距離也要盡可能的短。

（9）控制匹配電阻的精度，使用終端匹配電阻可實(shí)現(xiàn)對(duì)差分傳輸線的匹配，其阻值一般在90~130Ω之間。電路也需要用此終端匹配電阻來(lái)產(chǎn)生正常工作的差分電壓。對(duì)于點(diǎn)對(duì)點(diǎn)的拓?fù)洌呔€的阻抗通常控制在100Ω，但匹配電阻可以根據(jù)實(shí)際的情況進(jìn)行調(diào)整。

（10）未使用的引腳處理，所有未使用的LVDS接收器輸入引腳懸空，所有未使用的LVDS和TTL輸出引腳懸空，所有未使用的TTL發(fā)送/驅(qū)動(dòng)器輸入和控制/使能引腳接電源或地。

以上便全部?jī)?nèi)容，請(qǐng)同學(xué)們持續(xù)關(guān)注【快點(diǎn)兒PCB學(xué)院】，51黑同步發(fā)布.

歡迎光臨 (http://www.zg4o1577.cn/bbs/)