lilao3 發表于 2018-9-5 20:55
這是一個滯回比較電路。
a、單片機管腳輸出0V（邏輯0）時，下面的4148截止，此4148連接的1K電阻對電路無影 ...

-10V通過4148和20K電阻接到運放正輸入，參與分壓，計算略，結果V+變成0V。
  

當輸出為負時，相當于運放有了正反饋回路。
1，然后是怎么得到V+為0？
2，為什么ov是電壓滯回窗口？

望解答，謝謝

1039629873 發表于 2018-9-5 00:20
看著像滯回比較器

防止過大電壓的出現。若在線性區由于虛短二極管可以忽略。
1、運放輸出接二極管一般都是鉗位和保護，限制輸出電壓在某個范圍內。
2、在電路中，由于兩二極管的鉗位電壓與運放的輸出電壓一致，不存在輸出鉗位作用，但可以保護輸出受到外部瞬間高壓的危害，保證運放的安全。
3.如果輸入信號電位上升，右側那個二極管上高下低，將截止，進而無反饋。保護mos管。

qinshuai 發表于 2018-9-4 23:23
會不會是起到保護作用，當電壓大到一定值后被二極管鉗位住，否則電壓增大將損壞mos管。

看著像滯回比較器

會不會是起到保護作用，當電壓大到一定值后被二極管鉗位住，否則電壓增大將損壞mos管。

這是一個滯回比較電路。
a、單片機管腳輸出0V（邏輯0）時，下面的4148截止，此4148連接的1K電阻對電路無影響。
1、設電壓輸入腳，也就是運放的負輸入端輸入電壓為0V時：
此時參考比較點設置在   3V*(1K/(7.5K+1K))=0.35V，
運放輸入V+>V-，運放輸出正電壓，也就是3V-輸出壓降（非軌至軌運放輸出到電源軌的壓降，這個取決于所選運放，TL082壓降1.5V左右）=1.5V。
2、運放負輸入端電壓上升，當超過0.35V時，運放輸出翻轉，輸出負電壓，也就是-10V-輸出壓降= -8.5V（MOS應該是個PMOS）。輸出端4148導通，-10V通過4148和20K電阻接到運放正輸入，參與分壓，計算略，結果V+變成0V。
3、輸入電壓低于0V時，電路再次翻轉，狀態返回到第一條狀態。
所以 電壓滯回窗口 0.35V，高于0.35翻轉，低于0V翻轉。輸出1.5V到-8.5V，滿足PMOS導通和可靠截止條件。
b、看你的電路，單片機應該是控制MOS截止的，前提是輸入電壓不能太高。舉例：單片機如果輸出3V（也可能是5V，條件沒給），下面的4148會導通，3V-0.7=2.3V電壓通過1K電阻加到運放V+，此時比較翻轉電壓上升到1.29V左右，如果V-輸入電壓高于它，電路還是會翻轉。
希望對你有所幫助。