Hephaestus 發表于 2021-11-2 19:34
不知道你怎么配置的，8MHz對于單片機來說太快了（除非自帶符號這種波形的SPI接口），既然你用了FPGA，變成1 ...

一共采集了20多路，沒法轉并了

不知道你怎么配置的，8MHz對于單片機來說太快了（除非自帶符號這種波形的SPI接口），既然你用了FPGA，變成16位或32位并行數據，讓單片機中斷接收更舒服一些。

從機的MCU  DCLK 最好可以邊沿檢測，這樣程序會簡單很多。

收到 DCLK 下降沿后 判斷 DRDY 電平是否為高，是的話，準備開始接收數據。
每收到一個下降沿，就讀取Dout一位數據。同時判斷一下 DRDY 的電平，如果是高電平，表示這是最后一位數據。