這個電路圖原理上沒有問題，內部電路輸出低電平信號，光耦中晶體管截止，外部電源經電阻限流，穩壓管限壓10V左右加在場效應管VGS，場效應管導通。如內部電路輸出高電平信號，光耦中晶體管導通，場效應管VGS低于0.7V而截止。

沒看到圖。