一、工作原理
本數字電子秒表設計由啟動、清零復位電路、多諧振蕩電路、分頻計數電路、譯碼顯示電路等組成。如下圖所示：
啟動清零復位電路主要由U6A、U6B、U7B、U7D組成，其本質是一個RS觸發器和單穩態觸發器。J1控制數字秒表的啟動和停止，J2控制數字秒表的清零復位。開始時把J1合上，J2打開，運行本電路，數字秒表正在計數。
當打開J1，合上J2鍵，J2與地相接得到低電平加到U6B的輸入端，U6B輸出高電平又加到U6A的輸入端，而U6A的另一端通過電阻R15與電源相接得到高電平，（此時U6B與U6A組成RS觸發器），U6A輸出低電加到U7A的輸入端，U7A被封鎖輸出高電平加到U5的時鐘端，因U5不具備時鐘脈沖條件，U5不能輸出脈沖信號，因此U3、U4時鐘端無脈沖而停止計數。當J1合上時，打開J2鍵，J1與地相接得到低電平加到U6A的輸入端，U6A輸出高電平加到U6B的輸入端，U6B輸出低電平加至U7B，使U7B輸出高電平，因電容兩端電壓不能躍變，因此在R7上得到高電平加到U7D輸入端，U7D輸出低電平（進入暫態）同時加到U3、U4、U5的清零端，使得U3、U4的QD---QA輸出0000，經U1、U2譯碼輸出驅動U9、U10顯示“00”。因為U7B與U7D組成一個單穩態電路，經過較短的時間，U7D的輸出由低電平變為高電平，允許U3、U4、U5計數。同時U6A輸出高電平加到U7A的輸入端，將U7A打開，讓555的3腳輸出100KHZ的振蕩信號經U7A加到U5的時鐘脈沖端，使得U5具備時鐘脈沖條件，U5的9、10、7腳接高電平，U5構成十分頻器，對時鐘脈沖計數。當U5接收一個脈沖時，U5內部計數加1，如果U5接收到第十個脈沖時，U5的15腳（RCO端）輸出由低電平跳變為高電平作為U4的時鐘脈沖，從而實現了對振蕩信號的十分頻，產生周期為0.1S的脈沖加至U4的時鐘端。U4的9、10、7腳接高電平，當U4接收到來自U5的脈沖時，U4的QD---QA輸出0001加到U2的DCBA端，經U2譯碼輸出1001111經電阻R8~R14驅動數碼管U10顯示，此時數碼管顯示“1”，當U4計數到1001時，U4的15腳輸出高電平接到U7C，經反相后得到低電平，加到U3的時鐘脈沖端，U3A不具備時鐘脈沖條件，當U4再接收一個脈沖時，U4的輸出由1001翻轉為0000，此時U4的15腳輸出低電平通過U7C反相輸出高電平，從而得到一上升沿脈沖加至U3的時鐘端，使得U3的QD---QA輸出0001加到U1的DCBA輸入端，經U1譯碼輸出100111，經電阻R1~R7驅動數碼管U9，數碼管顯示“1”。如此循環的計數，最后數碼管U9、U10顯示最大值99即9.9秒。
由集成塊555、電阻R19、R18、電容C1、C2組成多諧振蕩器，當接通電源，電源通過電阻R19與R18對電容C2進充電，當UC2上升到2/3VCC時，集成塊555的3腳輸出低電平，內部三極管導通，C2通電阻R19進行放電，當UC2下降到1/3VCC時，內部三極管截止，集成塊555的3腳輸出高電平，接著電源又通過電阻R19與R18對電容C2進充電，當UC2上升到2/3VCC時，集成塊555的3腳輸出低電平，如此循環的充、放電，555的3腳輸出100HZ的矩形方波信號加到U7A的輸入端。
二、設計依據
本數字電子秒表設計主要采用了二輸入與非門74LS00，十進制BCD碼計數器74LS160，BCD七段譯碼器/驅動器7447，555時基集成電路，七段數碼管。這些電子元件的資料您都可以上http://www.zg4o1577.cn 首頁查詢詳細信息。利用74LS00可以組成RS觸發器，單穩態觸發器。其74LS00的邏輯功能是有0出1，無0出0。其邏輯表達式：Ｙ＝
，真值表如下：
，真值表如下：
|
A
|
B
|
Y
|
|
0
|
0
|
1
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
0
|
十進制BCD碼計數器74LS160具備計數分頻功能，其真值表如下：
|
輸 入
|
輸出
|
|||||||||||
|
CP
|
CR
|
LOAD
|
EP
|
ET
|
A
|
B
|
C
|
D
|
QA
|
QB
|
QC
|
QD
|
|
X
|
0
|
X
|
X
|
X
|
X
|
X
|
X
|
X
|
0
|
0
|
0
|
0
|
|
↑
|
1
|
0
|
X
|
X
|
A
|
B
|
C
|
D
|
A
|
B
|
C
|
D
|
|
X
|
1
|
1
|
0
|
X
|
X
|
X
|
X
|
X
|
保持
|
|||
|
X
|
1
|
1
|
X
|
0
|
X
|
X
|
X
|
X
|
保持
|
|||
|
↑
|
1
|
1
|
1
|
1
|
X
|
X
|
X
|
X
|
加法計數
|
|||
|
↑
|
1
|
0
|
X
|
X
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
邏輯功能：當CLR，LOAD，EP，ET均接高電平時，時鐘CP端每來一個上升沿，計數器在原來的基數上加1，并從QA，QB，QC，QD，輸出相應的十進制BCD碼。利用74LS160的這個功能特點可以設計出十分頻器，計數器。
7447為BCD七段譯碼器/驅動器，真值表如下：
|
十進制
|
 LT |
 RB |
D
|
C
|
B
|
A
|
 BI/RBO |
a
|
b
|
c
|
d
|
e
|
f
|
g
|
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
|
1
|
1
|
X
|
0
|
0
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
1
|
1
|
|
2
|
1
|
X
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
0
|
0
|
1
|
0
|
|
3
|
1
|
X
|
0
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
|
4
|
1
|
X
|
0
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
|
5
|
1
|
X
|
0
|
1
|
0
|
1
|
1
|
0
|
1
|
0
|
0
|
1
|
0
|
0
|
|
6
|
1
|
X
|
0
|
1
|
1
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
|
7
|
1
|
X
|
0
|
1
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
|
8
|
1
|
X
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
|
9
|
1
|
X
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
7447為四線-七段譯碼器，可以用來驅動七段共陽極數碼管，當LT，RBI，BI，端接高電平時，從DCBA端輸入BCD碼時，從abcdefg端輸出相應的數碼管顯示碼。
共陽七段數碼管真值表
|
A
|
B
|
C
|
D
|
E
|
F
|
G
|
顯示字符
|
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
|
1
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
|
0
|
0
|
1
|
0
|
0
|
1
|
0
|
2
|
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
3
|
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
4
|
|
0
|
1
|
0
|
0
|
1
|
0
|
0
|
5
|
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
6
|
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
7
|
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
8
|
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
9
|
結合四線-七段譯碼器7447可以現實0到9個數字。
555時鐘電路可以構成多諧振蕩器，真值表如下：
|
RST
|
THR
|
TRI
|
OUT
|
TD狀態
|
|
0
|
X
|
X
|
0
|
導通
|
|
1
|
>2\3vcc
|
>1\3vcc
|
0
|
導通
|
|
1
|
<2\3vcc
|
>1\3vcc
|
不變
|
不變
|
|
1
|
<2\3vcc
|
<1\3vcc
|
1
|
截止
|
|
1
|
>2\3vcc
|
<1\3vcc
|
1
|
截止
|
注明：6腳為THR，觸發器輸入端，低電平有效。
2腳為TRI，閥值輸入端，高電平有效。4腳為RST，總復位端，低電平有效。
7腳為DIS，放電端。5腳為CON，控制端。1腳接地，8腳接電源。
3腳為輸出端。TD為內部三極管。
三、電路圖
<數字電子秒表設計電路圖>
四、驗證功能
1、555振蕩器輸出波形：2、秒計數單元邏輯功能輸出波形：
五、數字電子秒表設計總結報告
（1）本電路采用555定時器及電阻、電容組成多諧振蕩器為74LS160提供時鐘信號。
（2）由74LS00兩個與非門組成RS觸發器，以及兩個74LS00、C3、R17組成單穩態電路。
（3）利用74LS160作為十分頻和加法計數，而U3、U4通過一個與非門進行級聯。
（3）利用74LS160作為十分頻和加法計數，而U3、U4通過一個與非門進行級聯。
（4）用兩個7447作為譯碼驅動加到了數碼管。
通過這次設計，使我加深了對數字電路的理解與應用，鞏固了課本上所學的知識，真正實現了學以致用的目的。