|
STM32最小系統(tǒng)布線注意事項 本文總結(jié)自各種網(wǎng)絡(luò)資料，版權(quán)歸原作者所有，此總結(jié)僅供學(xué)習(xí)交流之用
- 1、 VSSA，VDDA
- VSSA，VDDA = 2.0～3.6V：為ADC、復(fù)位模塊、RC振蕩器和PLL的模擬部分提供供電。使用ADC時，VDD不得小于2.4V。VDDA和VSSA必須分別連接到VDD和VSS，VDDA管腳必須連接到2個外部的去藕電容器(10nF瓷介電容+1μF的鉭電容或瓷介電容)，VDDA管腳必須連接到2個外部的去藕電容器(10nF瓷介電容+1μF的鉭電容或瓷介電容)。每一對VDD和VSS管腳都需要使用單獨的去藕電容。每對VDD與VSS都必須在盡可能靠近芯片處分別放置一個10nF~100nF的高頻瓷介電容。在靠近VDD3和VSS3的地方放置一個4.7μF~10μF的鉭電容或瓷介電容。VDD與VDDA之間的電壓差不能超過300mV。典型連接：
盡管所有VDD和所有VSS在內(nèi)部相連，在芯片外部仍然需要連接上所有的VDD和VSS因為導(dǎo)線較細(xì)，內(nèi)部連接負(fù)載能力較差，抗干擾的能力也較差，如果漏接VDD或VSS，容易造成內(nèi)部線路損壞，同時抗干擾能力下降。 電源線和地線之間連接具有良好高頻特性的電容，即在靠近電源一端應(yīng)放置一個0.1μF(104電容)和一個1~10μF的電容。 采用LM1117-3.3V(AMS1117)供電 2、I/O引腳間的串?dāng)_：模擬信號線的周圍布置地線產(chǎn)生屏蔽，能有效地減小串?dāng)_干擾噪聲 - 復(fù)位信號低脈沖至少保持300ns
- 在產(chǎn)生內(nèi)部復(fù)位信號時，NRST引腳會輸出一個低電平
- 外部復(fù)位電路不能妨礙內(nèi)部脈沖 發(fā)生器的輸出
復(fù)位電路如下圖所示： 3、BOOT0，BOOT1管腳 兩個管腳在芯片復(fù)位時的電平狀態(tài)決定了芯片復(fù)位后從哪個區(qū)域開始執(zhí)行程序。 | | | | | | | | 從系統(tǒng)存儲器啟，此模式啟動的程序功能由廠家設(shè)置。 | | | 從內(nèi)置SRAM啟動，這種模式可以用于調(diào)試。 |
一般BOOT0和BOOT1跳線都跳到0(地)。只是在ISP下載的情況下，BOOT0=1，BOOT1=0 ，下載完成后，把BOOT0的跳線接回0，也即BOOT0=0，BOOT1=0 。 ISP下載電路： - nJTRST、JTDI、JTMS/SWDIO和JTDO引腳推薦使用10K電阻上拉至VDD，JTCK/SWCLK引腳推薦使用10K電阻下拉至VSS。
- 仿真工具(STLink，JLink)通過20個腳插座的1號腳判斷目標(biāo)板是否供電，通過19號腳可以向目標(biāo)板供電(3.3V，<100mA)。
- 第1和第2管腳接VDD，其實是對應(yīng)74HC244的芯片電壓，如果74244采用的3.3V的低壓芯片的話，這個JTAG-VDD就接3.3V。如果采用的是5V電壓的74244的話，這個JTAG-VDD就是5V。
5、RTC時鐘電路 RTC時鐘要求使用的32.768振蕩器的寄生電容是6pF，這個電容區(qū)別于振蕩器外部接的負(fù)載電容；
6、FSMC
對應(yīng)100pin或144pin,FSMC的功能與I2C是存在沖突的，如果FSMC時鐘打開，I2C 1的硬件模式無法工作。這在STM32F10xxx的勘誤表中是有描述的。
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
