verilog語句中，像數據類型的定義可以在模塊的任何地方（我說的在塊外面）嗎？ 比如wire,reg等。
module xxx(x,x,x);
always @(....) begin
end
reg xx; <------------------------------------------------------
wire xx;<------------------------------------------------------
always @(....) begin
end
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
