74HC4066 包含 4 個獨立的模擬開關。每個開關包含 2 個輸入/輸出引腳(nY 或 nZ)
和 1 個高有效使能輸入引腳(nE)。當引腳 nE 為低時,其對應的開關將被關斷。
74HC4066 引腳兼容 74HC4016,但具備更低的導通阻抗。此外,導通阻抗在整個輸 入信號范圍內保持恒定。
3.2.4 、74HC138 介紹
74HC138 是一款高速 CMOS器件,74HC138 引腳兼容低功耗肖特基 TTL(LSTTL)系 列。74HC138 譯碼器可接受 3 位二進制加權地址輸入(A0, A1 和 A2),并當使能時, 提供 8 個互斥的低有效輸出(Y0 至 Y7)。
74HC138 特有 3 個使能輸入端:兩個低有效(E1 和 E2)和一個高有效(E3)。除 非 E1 和 E2 置低且 E3 置高,否則 74HC138 將保持所有輸出為高。
(1)、74HC138 功能
CD74HC138 ,CD74HC238 和 CD74HCT138 , CD74HCT238 是高速硅柵 CMOS 解碼器, 適合內存地址解碼或數據路由應用。74HC138 作用原理于高性能的存貯譯碼或要求傳輸 延遲時間短的數據傳輸系統,在 高性能存貯器系統中,用這種譯碼器可以提高譯碼系統 的效率。將快速賦能電路用于高速存貯器時,譯碼器的延遲時間和存貯器的賦能時間通 常小于存貯器的典型存取時間,這就是說由肖特基鉗位的系統譯碼器所引起的有效系統 延遲可以忽略不計。HC138 按照三位二進制輸入碼和賦能輸入條件,從 8 個輸出端中譯