目錄
摘要 3
ABSTARCT 4
第一章 緒論 5
1.1課題背景和意義 5
1.2 概述 6
1.3 國外研究現狀 7
1.4 國內研究現狀 8
1.5 本論文的主要研究內容 9
第二章 調焦理論簡介及電磁兼容原理介紹 9
2.1 調教理論 9
2.1.1測距法實現 10
2.1.2 聚焦檢測法 11
2.1.3基于灰度熵值法的自動調焦算法 12
2.1.4 聚焦檢測閾值判斷法 13
2.2 電磁兼容原理簡介 13
2.3 電磁兼容技術在PCB中的應用 13
2.5 本章小結 15
第三章 調焦電路的硬件設計 16
3.1 總體方案 16
3.2 器材簡介 17
3.2.1 芯片介紹 17
3.3 本設計簡介。 18
3.1.1上拉電阻存在的理由 19
3.4 電路設計 20
3.4.1 FPGA電路設計 20
3.4.2 串口電路 21
3.4.3 穩壓電路設計 22
3.5 電機控制理論 23
3.5.1 L297 芯片 23
3.5.2 L297各引腳功能說明 23
3.5.3 L297驅動相序的產生 24
3.5.4 L298N 功能簡介 25
3.5.5 L298N 工作方式 26
3.6 電路的PCB設計 27
3.6 本章小結 28
第四章 串口通信程序設計 29
4.1 編程環境 29
4.1.1 硬件語言 Verilog HDL 特點 29
4.1.2 Verilog HDL的設計流程 30
4.2 編譯環境的設計特點 31
4.3 Quartus 開發設計流程 32
4.4 串口通信設計思路 32
4.5 串口通信部分代碼 33
第五章 電路的調試與系統分析 35
5.１ 系統仿真結果 35
5.２ 系統調試過程 35
5.2.1 調試過程簡介 35
5.2.2 調試過程的收獲和感觸 36
5.3 實驗調試工作圖示 36
5.3.1 電裝工作臺 36
5.3.2 電調實驗室和設備 37
5.3.3 實物電路板 37
5.4 展望與總結 38
致謝 39
參考文獻 40
摘要隨著超大規模集成電路的發展以及現代光學儀器設備在智能化、簡便化方面的突破，令數字光學設備迅速普及。數字信號處理理論的成熟與發展使得基于數字信號處理方式的自動調焦成為可能。
本設計使用FPGA作為數字信號處理與系統控制的核心器件。由計算機經過USB轉串口連接向FPGA輸入數字圖像信號的灰度值與標準灰度值得差，由FPGA分析并向L297發送控制信息，并有l298n芯片對電流進行放大，控制電機轉動方向以及轉速。實現對焦、
系統硬件部分以FPGA為核心，搭載JTAG串口輸入及MAX3232數據傳輸芯片。FPGA由REG1117-5V芯片實現穩壓。還有L297和L298N等組合電機控制芯片，聯合對電機進行驅動控制。由于L298N是控制電機的模擬芯片，其供電與其他芯片分開，本設計模擬與數字供電分開，并用0歐姆電阻連接實現共地。
軟件部分使用Verilog HDL語言對FPGA進行程序設計，實現其上電復位和對輸入控制信號的反應，并根據對圖像灰度值的分析，向L297發送指令，控制電機的正轉反轉和轉動步數，實現自動對焦
ABSTARCTThe digital optical equipments become popular, with the development of very-large-scale integrated circuits and the major breakthrough of the modern optical equipments in intelligentization and simplific process. The automatic focusing which based on digital signal processing can be realized.
第一章 緒論1.1課題背景和意義自動調焦，又稱為自動對焦、自動聚焦。其技術在照相器材(數字攝像機和數碼照相機)、醫學儀器(顯微鏡、內窺鏡)、軍用觀測設備(彈跡跟蹤設備，高空偵察機)以及各種基于機器視覺的智能系統中有著廣泛的應用。
早期的自動調焦系統使用的是基于鏡頭與被攝目標之間距離測量的測距方法。由于這種方法設備龐大、結構復雜，并不能滿足日常需求。因此只在極少數特定環境下（如航空攝影）才能夠使用。
將自動調焦技術引入照相機的嘗試始于1963年。當時就有人試制過自動調焦的樣機，但是限于技術水平，該樣機電路復雜、機構體積龐大，始終不能如愿。自動調焦技術真正應用在照相機上，是在上世紀七十年代以后。特別是微電子技術工藝突破性的技術發展，為自動調焦技術的發展創造了極為有利的條件。自從1977年世界上第一臺自動調焦相機（柯尼卡C35AF）問世以來，自動調焦技術發展突飛猛進，己經在各類相機上得以應用，并且日益更新和完善[1]。
現代的光學儀器設備向著功能的復雜化、智能化、操作的簡便化發展，使得操作者經過簡單的了解就能夠熟練地操作設備。自動調焦系統既可以減輕操作者的勞動強度，減少或避免操作者因反復調焦造成視覺疲勞引起的主觀誤差，又省去了復雜的調焦動作，大大方便了操作者。同樣，由于調焦是獲得清晰圖像的必不可少的條件，基于機器視覺的各種自動化設備也具有自動調焦功能，如各種產品的外觀自動檢測系統。
近年來，隨著大規模集成電路技術、數字化技術和數字圖像處理技術的飛速發展，許多數字化成像系統越來越普及，模擬圖像也可以被方便、高速、低成本地數字化，這些圖像能方便的被送入計算機(或者專用的電路系統)中做各種變換、分析、處理，圖像的高速處理己經成為可能。基于數字圖像處理的自動調焦系統便迅速發展并成熟起來。相對于傳統的自動測距調焦系統，基于數字圖像處理的自動調焦系統由于成本低、體積小、速度快的優勢，已成為主要的自動調焦方式。廣泛應用于生產生活中。基于數字圖像處理的自動調焦系統的核心是自動調焦電路和自動調焦算法。
1.2 概述自動調焦領域目前的研究方向是通過數字圖像，經軟件判別來實現自動調焦這一目標。相對于其他自動調焦方式，基于數字圖像處理判定圖像清晰度的自動調焦方式是當前研究的熱點。本文研究對象主要是自動調焦電路的設計與實現。
在基于數字圖像處理自動調焦系統中，一種方法是離焦深度法，該方法通過獲取兩幅或以上不同離焦位置的圖像，事先對成像系統建立合適的數學模型，結合成像系統的各種參數，推算出目標物體的離焦深度，從而判斷出焦點位置實現調焦。這種方式目前還不成熟，主要原因是在實際應用中成像系統的數學模型在理論上還不能精確的確定（只能近似的估計），導致誤差極大；且要求目標圖像滿足某種要求，限制了應用的范圍：不同的鏡頭相關數學模型不同，即使是同種型號相關參數也有一定出入。因此，這種方式目前還處于理論研究和實驗室應用中。
另一種方法是通過計算機(或者專用的電路系統)對采集到一系列的數字圖像，對每一幀圖像進行處理，判斷調焦是否準確，即成像是否清晰，并給出反饋信號控制鏡頭的運動，直到采集的圖像達到最清晰，最終完成調焦，這種方法通常稱為對焦深度法，這種方式己經基本成熟，實用的自動調焦系統都采用了這種方式。本設計亦采用這種方式。
與測距調焦法和離焦深度調焦法相比，基于數字圖像處理判定圖像清晰度的自動調焦方式（即對焦深度法）充分利用了數字信號處理的硬件高速度和軟件靈活性[6]，具有以下優點：
（1）適應面廣。由于圖像是一切成像系統的根本結果，因此該方法的適應面最廣，任何成像系統均可以采用基于圖像清晰度評價的自動調焦方式。
（2）穩定性好。該方法的輸入是成像系統生成的圖像，不依賴于其他因素，因此干擾因素少，且可以控制。
（3）有巨大的改進潛力。由于現代微電子技術的巨大進步，這種方式在成本上可以不斷降低，芯片體積上不斷縮小以及性能上（計算速度）不斷提高。
（4）可以提供多種算法選擇及配置。不同的算法及參數具有不同的運算量和靈敏度，這些都可以根據實際需要來通過軟件配置，具有很好的靈活性。
基于數字圖像處理判定圖像清晰度的自動調焦法雖然前景光明，但目前還存在以下問題：
（1）目前的圖像清晰度評價算法有限，且存在各種缺點。
（2）實時性有待提高。由于帶有自動調焦功能的成像系統通常具有很高的實時性，對于許多應用，現有自動調焦技術的實時性還無法滿足。而且，隨著微電子技術的不斷發展，成像器件（圖像傳感器）的性能飛速發展，從三十萬像素到千萬像素的商品化應用僅用了不到5年時間，40億像素的圖像傳感器也已經研制成功。對大容量圖像的處理要花費較長的時間，往往不能夠滿足需求。
（3）圖像清晰度評價算法對焦距變化的敏感程度，這個指標直接關系到調焦的精度和靈敏度，且不同的應用場合，對靈敏度的要求不同，因此現有自動調焦系統的遷移性還不夠好。
1.3 國外研究現狀國外對于自動調焦領域的研究相對國內來說起步比較早，更多的關注面向高精度的直接自動調焦系統在實際中的應用。
德國卡爾斯魯厄大學研制的微操作系統中的視覺系統包含三個部分：光學顯微鏡、全局CCD攝像機和局部CCD攝像機。全局視覺系統用來觀察顯微機器人的工作空間并判斷機器人的位置和方向，能夠將機器人定位在視野中，精度達到0. 5毫米。局部視覺系統對被測對象的位置定位精度亦為毫米級。它是采用多次聚焦的辦法解決小焦深的問題，即采集連續的幾幅圖像，把各自精確聚焦的部分合并成一幅圖像，作為識別算法的輸入，最終實現系統調焦的視覺功能[7]。
1970年美國斯坦福大學J. M. Tenenbaum[8]開展了計算機視覺系統的自動調焦研究，該系統根據圖像的邊緣特征提取離焦信號，通過調制閾值梯度作為自動聚焦評價函數，實現了比較好的聚焦效果。1983年，英國瑞丁大學物理系Grembeby. J. B[9]提出了調制傳遞函數作為離焦判據，這一判據目前已經被光學界普遍接受，成為評價圖像品質的一種標準，并應用于醫療內診照相系統的自動調焦中；1987年，Ren. C. Luo[9]提出了兩個簡單的快速算法，對漫反射物體在一定程度上實現自動調焦，這兩個算法后來成功的應用到了機器人視覺系統的自動調焦系統中；1988年，Carnegie Mellon University的Lawrence Firestone[10]等四人對己有的聚焦評價函數在處理組織圖像、正弦圖像和隨機圖像的性能進行了對比分析，對并行圖像處理技術在自動調焦系統中的應用也做了深入研究。
隨著自動調焦技術理論研究的日益完善和CCD技術的迅猛發展，國外也越來越廣泛地將CCD和自動調焦技術用于工業圖像監控和調焦領域。美國90年代末期開發了基于網絡技術的零件在線檢測和監控系統。日本開發了一套焊縫在線自動定位檢測系統，該系統能夠在機械手焊接過程中，通過CCD采集焊縫圖像并通過微機處理，從而控制機械手自動定位焊接，定位精度可以達到0.lmm[11]。
1.4 國內研究現狀雖然國內對自動調焦系統的研究起步比國外晚，但也取得了豐碩的成果。1985年，上海光學儀器研究所采用光學自準直法研制出用于集成電路光刻機的自動調焦裝置。1986年，哈爾濱工業大學光學儀器教研室研制出激光CCD零件自動識別檢測系統，并利用自準直法研制出衛星照相設備中的自動調焦系統，精度達到10μm[12]。1992年，該所又研制完成圖像檢測式頻帶切割差動比較CCD自動調焦系統，使我國在圖像檢測自動調焦領域內的研究跟國外80年代的研究水平相當[13]。上海激光技術研究所利用像散法對光盤錄放機的顯微系統進行了自動調焦研究。清華大學李慶祥教授等人利用內光路偏心光束法對線寬測量儀器的顯微系統進行了自動調焦，實現了士500μm調焦范圍內的0.1μm的調焦精度，該水平處于國際先進水平[9]。天津大學在使用CCD攝像技術對生物進行自動篩選時，采用圖像處理方法對自動調焦技術進行了相應的研究[14]。杭州電子科技大學的陳國全老師在數字圖像自動調焦系統的研究上取得了一定的成果。此外，浙江大學、南京航空航天大學、北京郵電大學等根據具體的系統對顯微鏡自動調焦方法也進行了深入研究。
1.5 本論文的主要研究內容本設計從圖像處理的角度提出對焦，主要涉及內容在于FPGA與PC機的串口通信部分以及FPGA控制L297，L298N組合步進電機控制模塊。實現從PC機發出指令到FPGA產生控制信號，最后由步進電機控制模塊執行操作的一系列工作，完成調焦工作。分析研究FPGA對電機控制開關信號輸出方面的能力。
本設計主要包括以下幾個章節：
第1章 介紹本設計的背景和意義以及國內外研究現狀。
第2章 對本設計使用的相關理論進行簡介，重點介紹電磁兼容原理。
第3章 描述本設計的硬件部分，對芯片資料進行總結，設計硬件電路并繪制PCB電路圖。
第4章 敘述本設計的串口通信設計及電機控制原理。
第5章 介紹調試過程和感觸。
第二章 調焦理論簡介及電磁兼容原理介紹2.1 調教理論和傳統的自動對焦方法相比,基于圖像處理的自動聚焦有著無可比擬的優勢,具有高度集成化!智能化!低功耗和高速處理的顯著特征"在自動聚焦方法的未來發展中,圖像處理方法是最具發展前景的,它指示了自動聚焦技術的發展趨勢"。
圖2.1 自動調焦算法流程
從基本原理來說自動調焦可分為兩類：基于鏡頭與被攝目標之間距離測量 的測距方法和基于調焦屏上成像清晰的聚焦檢測方法。
2.1.1測距法實現測距方法的自動調焦主要有三角測量法、紅外線測距法和超聲波測距法。
(1)三角測量法。其測距原理如圖2.7所示。左邊的反射鏡是局部鍍膜反射鏡，
圖2.2 三角測量法原理
只用中間一小塊反射右邊來的光線，其余大部分視場透射前方直接進入的光線，這樣在調焦平面上的影像如圖2.7左下角所示。右邊的反射鏡在電路控制下轉動，反射鏡的起始位置和左邊的反射鏡平行，調焦平面上有光電元件進行探測，當透射影像和反射影像重合的時候，可動反射鏡的擺動角α/2和物點A的距離D之間有如下關系：
D=b/tan (α/2×2) (2.1)
式中，b為基線長。系統可以計算出被攝目標和鏡頭之間的距離并驅動鏡頭運行到合適的位置，完成調焦。
（2）紅外線測距法。該方法的原理類似于三角測量法，所不同的是由照相機主動發射紅外線作為測距光源，并用紅外發光二極管的轉動代替可動反光鏡的轉動。
（3）超聲波測距法。該方法是根據超聲波在攝像機和被攝物之間傳播的時間進行測距的。照相機上分別裝有超聲波的發射和接收裝置，工作時由超聲振動發生器發出持續時間約1/1000秒的超聲波，覆蓋整個畫面的10%。超聲波到達被攝體后，立即返回被接收器感知，然后由集成電路根據超聲波的往返時間來計算確定調焦距離。
紅外線式和超聲波式自動調焦是利用主動發射光波或聲波進行測距的，稱之為主動式自動調焦[24]。
2.1.2 聚焦檢測法（1）灰度熵值法。該方法是通過檢測圖像的輪廓邊緣實現自動調焦的。圖像的輪廓邊緣越清晰，則它的亮度梯度就越大，或者說邊緣處景物和背景之間的灰度熵值就越大。反之，離焦的像，輪廓邊緣模糊不清，亮度梯度或灰度熵值下降;離焦越遠，灰度熵值越低。利用這個原理，將兩個光電檢測器放在底片位置的前后相等距離處，被攝影物的像經過分光同時成在這兩個檢測器上，分別輸出其成像的灰度熵值。當兩個檢測器所輸出的灰度熵值相等時，說明調焦的像面剛好在兩個檢測器中間，即和底片的位置重合，于是調焦完成。
（2）相位法。該方法是通過檢測像的偏移量實現自動調焦的。在感光底片的位置放置一個由平行線條組成的網格板，線條相繼為透光和不透光。網格板后適當位置上與光軸對稱地放置兩個受光元件。網絡板在與光軸垂直方向上往復振動。當聚焦面與網格板重合時，通過網格板透光線條的光同時到達其后面的兩個受光元件。而當離焦時，光束只能先后到達兩個受光元件，于是它們的輸出信號之間有相位差。有相位差的兩個信號經電路處理后即可控制執行機構來調節物鏡的位置，使聚焦面與網格板的平面重合。
以上各種自動調焦方法各有其局限性。紅外測距和超聲波測距的調焦方法，當被測目標對紅外光或超聲波有較強的吸收作用時，將使測距系統失靈或調焦不準確；而灰度熵值法聚焦檢測受光照條件的制約，當光線較弱或樣本與背景明暗差別很小時，調焦就會有困難，甚至完全失去作用
2.1.3基于灰度熵值法的自動調焦算法灰度熵提取算法：
判斷圖像是否聚焦與圖像的高頻成分有關。當完全聚焦時，圖像清晰，包含邊緣信息的高頻分量最多。通常，判斷圖像聚焦與否是通過焦距評價函數衡量的。常用的焦距評價函數有以下幾種：高頻分量法、平滑法、閾值積分法、灰度差分法、拉普拉斯像能函數等[25]。
灰度差分法是利用圖像的相鄰像素(左側及上側像素)差的絕對值之和作為焦距評價函數，即:
(2.2)
式2.2中，f(x,y)表示第x行、第y列像索的灰度值，像素的相對位置如表2.1所示。實驗中對于亮度比較均勻的圖像，其聚焦效果不理想，為此本設計提出一種改進的灰度差分法作為焦距評價函數。其算法描述如下：
(2.3)
式2.3中選取了鄰近的四個像素(左側、左上側、上側及右上側像素)作比較，增大了焦距評價函數的絕對值。搜索曲線尖銳，容易找到最佳位置[26]。
表2.1 圖像中像素的相對位置
f(x-1,y-1)
f(x,y-1)
f(x+1,y-1)
f(x+2,y-1)
f(x-1,y)
f(x,y)
f(x+1,y)
f(x+2,y)
f(x-1,y+1)
f(x,y+1)
f(x+1,y+1)
f(x+2,y+1)
f(x-1,y+2)
f(x,y+2)
f(x+1,y+2)
f(x+2,y+2)
2.1.4 聚焦檢測閾值判斷法當圖像聚焦良好時，圖像邊緣清晰，灰度熵值較大；當圖像聚焦欠佳時，圖像邊緣模糊，灰度熵值較小。因此，可對圖像灰度熵值范圍進行判斷，當灰度熵值大于某一閾值時，即可認為圖像聚焦清晰。
2.2 電磁兼容原理簡介電磁兼容(EMC)是一門新興的綜合性學科，它主要研究電磁干擾和抗干擾 的問題。電磁兼容性是指電子設備或系統在規定的電磁環境電平下不因電磁干擾而降低性能指標,同時它們本身產生的電磁輻射不大于檢定的極限電平,不影 響其它電子設備或系統的正常運行,并達到設備與設備、系統與系統之間互不干擾、共同可靠地工作的目的。而電磁環境電平是受試設備或系統在不加電,于規定的試驗場地和時間內,存在于周圍空間的輻射和電網內傳導信號及噪聲的量值,這個電磁環境電平是由自然干擾源及人為干擾源的電磁能量共同形成的。 電子設備和系統的電磁兼容性指標已成為電子設備和系統設計在研制時的一 個重要的技術要求。現在已經有了抑制電子設備和系統的EMI的國際標準,統稱為電磁兼容(EMC)標準,它們可以作為普通設計者布線和布局時抑制電磁輻射 和干擾的準則。對于軍用電子產品設計者來說,標準會更嚴格,要求更苛刻。目前,電子器材用于各類電子設備和系統仍然以印制電路板為主要裝配方式。實踐 證明,即使電路原理圖設計正確,印制電路板設計不當,也會對電子設備的可靠性產生不利影響。所以,保證印制電路板的電磁兼容性是整個系統設計的關鍵 。
2.3 電磁兼容技術在PCB中的應用目前產品的電磁兼容問題常常在檢測機構對產品進行電磁兼容測試以后才 去解決,甚至當產品使用后出現問題時才去補救。這樣做非但費時費力,而且不 能從根本上解決問題。因此, 應該在產品開發的最初階段就進行電磁兼容設計。 由于PCB板上的電子器件密度越來越大,走線越來越窄,信號的頻率越來越高,不 可避免地會引人 EMC(電磁兼容)和EMI(電磁干擾)的問題。所以,設計目的是使板上各部分電路之間沒有相互干擾,并使印制板對外的傳導發射和輻射發射盡 可能降低,達到有關標準要求。外部的傳導干擾和輻射干擾對板上的電路基本無 影響, 實際上在設計中采取正確的措施常常能同時起到抗干擾和抑制發射的作用。在設計印制電路板布線時,首先要選取印制板類型, 然后確定元器件在板上的位置,再依次布置地線、電源線、高速信號線和低速信號線。(l)印制電路板的 選取。印制電路板有單面、雙面和多層板之分。單面和雙面板一般用于低、中密度布線的電路和集成度較低的電路。多層板適用于高密度布線、高集成度芯片 的高速數字電路。(2)元器件布置。首先應對板上的元器件分組,目的是對印制板上的空間進行分割,同組的放在一起,以便在空間上保證各組的元器件不至于相互干擾。一般先按使用電源電壓分組，再按數字與模擬、高速與低速以及 電流大小等進一步分組。不相容的器件要分開布置, 例如發熱元件遠離關鍵集成 電路,磁性元件要屏蔽,敏感器件則應遠CPU時鐘發生器等等。連接器及其引腳應根據元器件在板上的位置確定。所有連接器最好放在印制板的一側,盡量避免從兩側引出電纜,以便減小共模電流輻射 。高速器件（頻率大于 10MHz或上升時間小于Zns的器件)盡可能遠離連接器。1/0驅動器則應緊靠連接器,以免1/0信號在板上長距離走線,藕合上干擾信號。(3)地線的布置。布置 地線時首先考慮的問題是“分地”,即根據不同的電源電壓,數字電路和模擬電路分別設置地線。在多層印制板中有專門的地線層,在地線層上用“劃溝”的方法來分地。但是,分地并不是把各種地完全隔離,而是在適當的位置仍需把不 同 的地短接起來,以保證整個地線的電連續性,短接通道有時也形象地稱之為 “橋”。橋應該有足夠的寬度。布置地線時要注意以下幾點:多層板信號層上的高速信號軌線不能橫跨地線層上的溝。A/D變換器芯片如只有一個地線引腳,則 該芯片應安放在連接模擬地和數字地的橋上,避免數字信號回流繞溝而行連接 器不要跨裝在地線溝上,因為溝兩邊的地電位可能差別較大,從而通過外接電纜產生共模輻射騷擾。雙面板的地線通常采用井字形網狀結構,即一面安排成梳形結構地線,另一面安排幾條與之垂直的地線,交叉處用過孔連接。網狀結構能減 小信號電流的環路面積。地線應盡可能地粗,以減小地線上的分布電感。(4)電源線的布置。印制板上的電源供電線由于給板上的數字邏輯器件供電,線路中存在著瞬態變化的供電電流,因此將向空間輻射電磁騷擾。供電線路電感又將引起 共阻抗藕合干擾,同時會影響集成片的響應速度和引起供電電壓的振蕩。一般采 用濾波去藕電容和減小供電線路特性阻抗的方法來抑制電源線中存在的騷擾。 雙面板上采用軌線對供電。軌線對應盡可能粗,并相互靠近。供電環路面積應減 小到最低程度,不同電源的供電環路不要相互重疊。如印刷板上布線密度較高不 易達到上述要求,則可采用小型電源母線條插在板上供電。多層板的供電有專用 的電源層和地線層,面積大,間距小,特性阻抗可小于In。印制電路板上的供電線路應加濾波器和去禍電容。在板的電源引人端使用大容量的電解電容作低頻 濾波,再并聯一只陶瓷電容作高頻濾波。板上集成片的電源引腳和地線引腳之 間應加陶瓷電容進行去藕,至少每3塊集成片應有一個去藕電容。去藕電容應 貼近集成片安裝,連接線應盡量短,最大不超過4cm。去藕回路的面積也應可能 減小。多層板的電源層和地線層之間的電容也參與去藕,主要是對頻率較高的頻 段而言的。如果層電容量不足,板上可再另加去藕電容。采用表面安裝(STM)的 去禍電容可以進一步減小去藕回路的面積,達到良好的濾波效果。(5)信號線的 布置。不相容的信號線(數字與模擬、高速與低速、大電流與小電流、高電壓與 低電壓等)應相互遠離,不要平行走線。分布在不同層上的信號線走向應相互垂直。這樣 可以減少線間的電場 和磁場禍合干擾信號線的布置最好根據信號的流向順序安排。一個電路的輸出信號線不要再折回輸人信號線區域。高速信號線要盡可能地短,以免干擾其他信號線。在雙面板上,必要時可在高速信號線 兩邊加隔離地線。多層板上所有高速時鐘線都應根據時鐘線的長短,采用相應的屏 蔽措施。應考慮信號線阻抗匹配問題。所謂阻抗匹配就是信號線的負載應與信號線的特性阻抗相等。特性阻抗與信號線的寬度、與地線層的距離以及板材的介電常數等物理因素有關,是信號線的固有特性。阻抗不匹配將引起傳輸信號 的反射,使數字波形產生振蕩,造成邏輯混亂。通常信號線的負載是芯片,基本 穩定。造成不匹配的原因主要是信號線走線過程中本身的特性阻抗的變化，例 如走線的寬窄不一,走線拐彎,經過過孔等。所以,布線時應采取以下措施,使得 信號線全程走線的特性阻抗保持不變:高速信號線布置在同一層上,不經過過 孔。一般數字信號線應避免穿過二個以上的過孔。信號線拐90°直角會產生特 性阻抗變化,所以拐角處應設計成弧形或軌線的外側用兩45°角連接。信號線不要離印制板邊緣太近,留有的寬度應至少大于軌線層和地線層的距離, 否則會引起特性阻抗變化,而且容易產生邊緣場,增加向外的輻射。時鐘發生器如有 多個負載,則不能用樹型結構走線,而應用蜘蛛網型結構走線,即所有的時鐘負載直接與時鐘功率驅動器相互連接。在印制板不允許有任何電氣上沒有連接并 懸空的金屬存在,例如集成片上空閑的引腳、散熱片、金屬屏蔽罩、支架和板上沒有利用的金屬面等都應該就近接地線層。
2.5 本章小結 線路板設計階段如果缺乏有效的手段分析電磁干擾,則產品可能通不過E M C 標準而不能進人生產。傳統的嘗試性方法仍是國內設計人員普遍采用 的方法 , 但各種各樣的借助于計算機輔助設計的方法正應運而生Altium designer設計軟件內部的自動布線軟件包SPI CE仿真器相結合實現了具有E M C設計的PCB計算機輔助設計。從上面布線規則可知, 高速信號線要短,這可以通過配置長度 約束規則來實現。對于承載高速信號的走線網絡可以采用菊花鏈拓撲,規定允許最 長走線。并行導線容易引起相互串擾,可以通過配置并行走線的最大長度來把 串擾限制在允許的范圍之內。 由于導線的特性阻抗會引起公共阻抗干擾,所以采用Altium designer布線時,可以在信號完整性功能項設定中配置阻抗約束條件 來保證網絡最大允許導線阻抗。同時,還可以通過設定信號完整性功能項中的上 沖、下沖、延遲時間約束來保證信號的完整。Altium designer的強大設計功能為 PCB電磁兼容的設計提供了一種手段當然,設計過程中需要跟據電磁干擾指標 去分析計算相應的布線參數,這也是該軟件在電磁兼容設計中的不足之處 。
第三章 調焦電路的硬件設計3.1 總體方案 本設計的主要內容是對輪廓清晰的靜止物體實現較好程度的調焦。
系統由PC機串口輸入、FPGA系統、L297，L298N電機驅動電路組成。即由PC機完成對圖像灰度值的分析；通過串口向FPGA輸入離焦量并由FPGA產生控制信號向L297傳達控制命令，并產生相關信號的控制波形，由L297產生開關信號控制電機轉動；
自動調焦系統的組成如圖3.1
圖3.1 自動調焦系統的組成框圖
在本設計中，FPGA芯片使用Atlera公司MAX7000S系列EPM7128芯片；電機控制電路選擇L297和L298N組成的驅動模塊。穩壓芯片使用REG-1117 5V和 REG-1117 3.3V器件 對主要芯片進行供電。并使用MAX3232串口芯片完成串口通信。
本設計的特點在于PC機和FPGA的串口通訊，可以做到通過PC機對電路板的實時操控，控制步進電機的正反轉，步進方式，及轉動角度。
3.2 器材簡介3.2.1 芯片介紹Altera公司生產的可編程邏輯器件具有良好的性能、極高的密度和非常大的靈活性。除了具有一般可編程邏輯器件的特點外，還具有改進的結構、先進的處理技術、現代化的開發工具以及多種宏功能模塊可選用等眾多優點。
（1）高性能
高性能體現在技術和結構上，Altera公司生產的器件采用銅鋁布線的先進CMOS技術，具有非常低的功耗和相當高的速度，而且采用連續式互連結構，提供快速的、連續的信號延時。
（2）高密度邏輯集成
設計者總是尋求盡可能高的邏輯集成度，將更多的邏輯集成進更小的器件中來縮小印制板的尺寸和降低成本。具有高集成能力的可編程邏輯器件提供了優秀的解決方案。Altera公司生產的器件密度從300門到400萬門，能很容易地集成現有的各種邏輯器件，包括小規模及大規模標準邏輯器件、PLD、FPGA或ASIC。高集成能力的可編程邏輯器件提供更高的系統性能，更高的可靠性，更低的成本。
（3）高性能價格比
Altera公司不斷努力改進產品的開發和制造工藝，多年的經驗積累使其處理技術和制造流程高度有效，使Altera公司能夠提供高性能價格比的可編程邏輯器件。Altera公司生產的PLD的成本與門陣列相當。
（4）開發周期短
對許多設計工程師來說，時間是最寶貴的資源，Altera的快速、直觀、易于使用的QuartusⅡ軟件能夠極大地縮短開發周期。使用QuartusⅡ軟件進行設計輸入、處理、校驗以及器件編程快速、有效。
（5）對器件優化的IP解決方案
Altera公司提供已經制作完成，經過預先測試并優化了的IP宏功能模塊，允許設計人員在一個器件中快速實現一定的功能而不必從基礎的設計做起，宏功能模塊大大地提高了設計效率。
（6）在線可編程
Altera系列器件具有在線可編程性，簡化了樣品設計開發過程及流水線生產過程，提高了設計的靈活性，并且能夠快速有效地對產品進行現場升。Altera的ISP使用IEEE1149.1標準的JTAG測試端口，允許對器件進行編程，并且可以對印刷電路板（PCB）進行功能測試。同時，它還有被動串行下載模式（PS）在PS模式中，配置數據從數據源通過Byte Blaster下載線串行的送到FPGA中，配置數據的同步時鐘由數據源提供[29]。
EPM7128是可編程的大規模邏輯器件，為ALTERA公司的MAX7000S系列產品，具有高阻抗、電可擦等特點，可用門單元為2500個，管腳間最大延遲為5ns，工作電壓為+5V。
3.3 本設計簡介。本設計采用JTAG下載模式，FPGA器件的配置是經過JTAG引腳TCK、TMS、TDI、TDO完成的，JTAG引腳說明如表3.2所示。
在調試過程中，由PC機發出離焦量信號。通過串口把指令發給FPGA，由FPGA根據指令向L297傳達控制信號。控制L297的 half ，cw等信號的大小。控制電機的轉動步數和轉動方式。
所有基于JTAG的操作都必須同步于JTAG的時鐘信號TCK。在TCK的上升沿讀取或輸出有效數據，有嚴格的建立和保持的時間關系的要求，因此一般情況下JTAG的時鐘不會太高。JTAG邊界掃描測試由測試訪問端口的控制器管理，只要FPGA上電后電壓正確，且JTAG鏈路完整，則JTAG電路可立即正常工作，清空JTAG配置寄存器等待外界響應。
在JTAG模式下，可以通過ByteBlasterⅡ并口下載電纜、ByteBlasterMV并口下載電纜、MasterBlaster串行/USB通信電纜和USB-Blaster下載電纜對器件進行配置。
表3.2 JTAG引腳功能說明
引腳
說明
功能
TDI
測試數據輸入
測試和編程數據串行輸入指示引腳，數據在TCK的上升沿輸入
TDO
測試數據輸出
測試和編程數據串行輸出指示引腳，數據在TCK的下降沿輸出。如果不從該引腳輸出數據，該引腳為三態
TMS
測試模式選擇
輸入引腳，提供控制信號以確定TAP控制器狀態機的轉換。狀態機內的轉換發生在TCK的上升沿，TMS必須在TCK的上升沿前建立，TMS在TCK的上升沿賦值
TCK
測試時鐘輸入
時鐘輸入到BST電路，一些操作發生在上升沿，另一些操作發生在下降沿
TRST
測試復位輸入
低電平有效異步復位邊界掃描測試電路。根據IEEE標準1149.1，TRST引腳為可選項
3.1.1上拉電阻存在的理由Altera公司不斷優化JTAG模式中的上拉和下拉電路，這是隨著FPGA內部的JTAG控制的發展而發展的。這些電阻有不可低估的作用，不但需要設計者在PCB上一個不漏，而且需要靈活應用。
1.保證電路的初始值。比如TCK信號采用下拉電阻。為什么采用下拉電阻，而不采用上拉電阻呢?因為下拉電阻使TCK信號的初始值為0，由于是時鐘信號，可以保證時鐘信號在初值后第一個邊沿為上升沿，而JTAG控制電阻正是以TCK的上升沿向FPGA內部寫配置數據的。
2.這里的上/下拉電阻僅僅屬于推薦值，并非確定值，目的是保證信號質量。以上拉電阻為例，如果上拉電阻為10K以上，由于管腳對地有一個等效電容，由于T=RC，C由器件的工藝決定，電阻越大，充放電時間越長，信號的上升沿就越緩慢，斜率就越小。上升時間如果超過JTAG控制電路的要求，向FPGA內部寫數據就可能出錯。那么，如果上拉電阻越小呢?會不會上升時間變小呢?是的。電阻變小，上升時間變小，斜率變大，但是卻帶來了另一個嚴峻的問題，如果電阻小到一定程度，信號將在上升沿出現上沖現象，情形嚴重時會出現信號的振鈴。如果電阻太小，產生的倒灌電流超過器件IO的容限，JTAG控制電路會燒壞。
那么，這個電阻究竟多大才滿足一般PCB的要求呢?一般情況使用4.7K。
3.保證信號的驅動能力。前面提到，電阻越小，信號的斜率越小，同時信號的驅動能力越強。電阻越大，信號斜率越大，同時信號的驅動能力越 弱。這一點在JTAG菊花鏈電路中有及其重要的重要。
3.4 電路設計3.4.1 FPGA電路設計圖3.2為FPGA的 JTAG下載口電路圖。
圖3.2 JTAG下載口電路圖
圖3.3為FPGA晶振時鐘輸入電路：
圖3.3 FPGA晶振時鐘電路
圖3.4為FPGA電源電路：
圖3.4 FPGA電源電路
3.4.2 串口電路本設計使用串口電路以便于數據通信。串口芯片使用3.3V供電的MAX3232 。其電路圖如圖3.7所示。
圖3.7 串口電路
3.4.3 穩壓電路設計本設計中L927，L298N, FPGA,MAX3232等芯片都是5V供電。本設計分別使用REG1117-3.3和REG1117-5將5.5V電壓轉換為3.3V和5V。其電路參見圖3.6
圖3.6電源電路
3.5 電機控制理論3.5.1 L297 芯片L297是意大利SGS半導體公司生產的步進電機專用控制器，它能產生4相控制信號，可用于計算機控制的兩相雙極和四相單相步進電機，能夠用單四拍、雙四拍、四相八拍方式控制步進電機。芯片內的PWM斬波器電路可開關模式下調節步進電機繞組中的電機繞組中的電流。該集成電路采用了SGS公司的模擬/數字兼容的I2L技術，使用5V的電源電壓，全部信號的連接都與TFL/CMOS或集電極開路的晶體管兼容。L297的芯片引腳特別緊湊，采用雙列直插20腳塑封封裝
。變換器是一個重要組成部分。變換器由一個三倍計算器和某些組合邏輯電路組成，產生 一個基本的八格雷碼(順序如圖3所示)。由 圖
變換器產生4個輸出信號送給后面的輸出邏輯部分，輸出邏輯提供禁止和斬波器功能所需的相序。為了獲
得電動機良好的速度和轉矩特性，相序信號是通過2個 圖3.17 L297引腳
PWM斬波器控制電動波器包含有一個比較器、一個觸發器和一個外部檢測電阻，如圖4所示，晶片內部的通用振蕩器提供斬波頻率脈沖。每個斬波器的觸發器由振蕩器的脈沖調節，當負載電流提高時檢測電阻上的電壓相對提高，當電壓達到Uref時(Uref是根據峰值負載電流而定的)，將觸發器重置，切斷輸出，直至第二個振蕩脈沖到來、此線路的輸出(即觸發器Q輸出)是一恒定速率的PWM信號，L297的CONTROL端的輸入決定斬波器對相位線A，B，C，D或抑制線INH1和INH2起作用。CONTROL為高電平時，對A，B，C，D有抑制作用；為低電平時，則對抑制線INH1和INH2有抑制作用，從而可對電動機和轉矩進行控制。
3.5.2 L297各引腳功能說明1腳(SYNG)——斬波器輸出端。如多個297同步控制，所有的SYNC端都要連在一起，共用一套振蕩元件。如果使用外部時鐘源，則時鐘信號接到此引腳上。
3腳(HOME)——集電極開路輸出端。當L297在初始狀態(ABCD=0101)時，此端有指示。當此引腳有效時，晶體管開路。
4腳(A)——A相驅動信號。
5腳(INH1)——控制A相和B相的驅動極。當此引腳為低電平時，A相、B相驅動控制被禁止；當線圈級斷電時，雙極性橋用這個信號使負載電源快速衰減。若CONTROL端輸入是低電平時，用斬波器調節負載電流。
6腳(B)——B相驅動信號。
7腳(C)——C相驅動信號。
8腳(INH2)——控制C相和D相的驅動級。作用同INH1相同。
9腳(D)——D相驅動信號。
10腳(ENABLE)——L297的使能輸入端。當它為低電平時，INH1，INH2，A，B，C，D都為低電平。當系統被復位時用來阻止電機驅動。
11腳(CONTROL)——斬波器功能控制端。低電平時使INH1和INH2起作用，高電平時使A，B，C，D起作用。
12腳(Vcc)——+5V電源輸入端。
17腳(CW/CCW)—方向控制端。步進電機實際旋轉方向由繞組的連接方法決定。當改變此引腳的電平狀態時，步進電機反向旋轉。
19腳(HALF/FULL)——半步、全步方式 選擇端。此引腳輸入高電平時為半步方式(四相八拍)，低電平時為全步方式。如選擇全步方式時變換器在奇數狀態，會得到單相工作方式(單四拍)。
20腳(RESET)——復位輸入端。此引腳輸入負脈沖時，變換器恢復初始狀態 (ABCD=0101)。
3.5.3 L297驅動相序的產生L297能產生單四拍、雙四拍和四相八拍工作所需的適當相序。3種方式的驅動相序都可以很容易地根據變換器輸出的格雷碼的順序產生，格雷碼的順序直接與四八拍(半步方式)相符合 ，只要在腳19輸入一高電平即可得到。其波形圖如圖3.8所示。
圖3.8 四相八拍模式波形圖
通過交替跳過在八步順序中的狀態就可以得到全步工作方式，此時需在腳19接一低電平，前已述及根據變換器的狀態可得到四拍或雙四拍2種工作模式，如圖9，10所示。
圖3.9 單四拍模式波形圖
圖3.10 雙四拍模式
3.5.4 L298N 功能簡介L298有15引腳的Multiwatt和20引腳的雙列直插兩種封裝。它是一個高電壓，高電流的雙橋驅動設計，可以接受標準邏輯電平，驅動像繼電器、電磁閥、DC和步進電機等。有兩個使能端來使設備自由的接受或者拒絕輸入信號。每個橋的低晶體管發射源被連在了一起，相應的外部終端可被用于連接一個外部感應電阻。提供了一個額外的電源輸入使邏輯工作在一個地電壓。
圖3.11 L298N 常見封裝
3.5.5 L298N 工作方式1電源輸出部分
L298N集成兩個輸出部分(A;B).電源輸出部分是一個橋式結構，它的輸出通常可以驅動一個感應負載或者微分模式，這取決于它的輸入部分。負載電流來源于檢測端口所在的橋：一個額外的電阻（Rsa；Rsb）允許用來加強這個電流的變化強度。
1、2輸入部分
每個橋通過輸入端口IN1；IN2：ENA和IN3；IN4：ENB中的四個輸入門所驅動的。當使能端為高電平時，輸入信號設置（開啟）橋式部分，當使能端為低電平時，輸入部分抑制橋式部分。所有的輸入信號均為邏輯電平。
2.建議
一個無極性電容，通常為100nf，必須在Vs與Vss和地之間連接并且盡可能靠近地端。當功率電源的大電容離IC太遠時，另外一個小的必須盡量靠近L298N。感應電阻，不是線繞型，必須接在靠近IC的GND端口的VS的負極端的地。每一個輸入端必須通過一條較短的路徑與驅動信號相連。
啟動和關閉：啟動之前的電源電壓和關閉之前的使能輸入端必須接在低電位。
5.4 L297和L928N組合步進電機控制
297加驅動器組成的步進電機控制電路具有以下優點：使用元件少，組件的損耗低，可靠性高體積小，軟件開發簡單，并且計算機(或單片機)硬件 費用大大減少。L297與L298配合使用控制雙極步進電機工作電流可達2.5A；如與L293E配套使用，步進電機繞組電流。圖12為L297和L298組成的控制驅動器的線路圖。
L297的特性是只需要時鐘、方向和模式輸入信號。相位是由內部產生的，因此可減輕計算機(或單片機)和程序設計的負擔。L298芯片是一種高壓、大電流雙H橋式驅動器。
L297和L298組合控制驅動的步進電機可用于如打印機的托架位置、記錄儀的進給機構，以及打字機、數控機床、軟盤驅動器、機器人、繪圖機、復印機、閥門等設備和裝置。
連接方式參見下圖
圖3.12 L297和L298N 組合控制電路
3.6 電路的PCB設計圖3.7為PCB電路圖，圖3.8為電路圖實物圖。
圖3.17 PCB圖
圖3.13 PCB電路板
3.8圖為實際電路圖
3.6 本章小結本章節主要闡述了硬件設計的思路和芯片工作方式。串口通信方式是本設計的主要設計工作。實現了FPGA和PC機的實時通訊。并且可以分別對L297的不同輸出信號進行獨立控制。對電機的操作實現了獨立化，精確化。
JTAG口的數據下載，保證了FPGA內部串口通訊程序可是隨著設計者的需要進行修改，進而保證了FPGA控制信號產生方式的可操作性。
第四章 串口通信程序設計4.1 編程環境本設計所有控制、驅動、運算功能均有可編程芯片FPGA實現。本設計對FPGA編程使用Verilog HDL硬件描述語言和QuartusII9.0集成編譯環境。
4.1.1 硬件語言 Verilog HDL 特點總體上說，Verilog HDL硬件描述語言具有以下優點：
（1）具有強大的描述能力
Verilog HDL既可以描述系統級電路，也可以描述門級電路；既可以采用行為描述、寄存器傳輸或者結構描述，也可以采用三者混合描述方式；同時也支持慣性延遲和傳輸延遲，可以方便地建立電子系統的模型。
（2）具有共享與復用的能力
Verilog HDL采用基于庫的設計方法。庫中可以存放大量預先設計或以前項目中曾經使用過的模塊，從而大大減少了設計人員的工作量，縮短了開發周期。
（3）具有獨立于器件的工藝設計能力
Verilog HDL允許設計人員生成設計而不需要首先選擇器件；對于相同的設計描述，可以采取不同的器件結構來實現。
（4）具有良好的可移植性
對于同一個設計描述，Verilog HDL可以在不同仿真工具或綜合工具之間進行自由移植，也可以在不同操作平臺上執行。
（5）具有良好的性能評估能力
Verilog HDL獨立于器件和工藝的設計和可移植性允許設計人員采用不同的器件結構和綜合工具對設計進行評估。
（6）具有向ASIC移植的能力
Verilog HDL可以對高密度現場可編程邏輯器件進行編程。可以很容易的實現向ASIC的設計轉變。
同樣，Verilog HDL語言也存在一些不足：
（1）系統級抽象描述能力較差；
（2）某些場合不能準確的描述電路；
（3）綜合工具生成的邏輯實現有時并不是最佳；
（4）綜合工具的不同將導致綜合質量的不同；
（5）不具有描述模擬電路的能力。
4.1.2 Verilog HDL的設計流程Verilog HDL語言的設計流程主要包括以下六個步驟。
（1）設計規范的定義
采用Verilog HDL進行設計描述前，首先要對電子系統的設計目的和設計要求有明確、清晰的認識，然后形成具體設計規范的定義，設計規范的定義相當于系統設計的總體方案。
（2）采用Verilog HDL進行設計描述
采用Verilog HDL進行設計描述主要包括設計規劃和程序編寫。設計規劃的主要任務是進行設計方式的選擇以及是否進行模塊劃分。設計規劃后，即可根據模塊劃分編寫各個模塊的Verilog HDL程序，再將各個模塊的Verilog HDL程序組合，從而實現完整的Verilog HDL描述。
（3）Verilog HDL程序仿真
為節省時間，縮短開發周期，提早發現設計錯誤，在Verilog HDL程序編寫完成后需要使用仿真器對Verilog HDL設計描述進行仿真。
（4）綜合、優化和布局布線
綜合是將設計的頂層描述轉化成底層電路表示。通常，綜合的結果會是網表或是邏輯方程。優化是指將設計的時延縮到最小并有效利用資源。布局布線是將綜合優化后的邏輯規劃到FPGA的邏輯結構中，然后將各邏輯單元放置到相應優化位置，最后在邏輯元胞和I/O口之間進行布線。
（5）布局布線后的仿真
不同于VHDL程序仿真，布局布線后的仿真不僅要對設計描述的邏輯功能進行驗證，還要對設計描述的時序功能進行驗證。
（6）器件編程
器件編程是將設計描述經過編譯、綜合、優化和布線布局后的結果，經過一定的映射轉化成器件編程所需要的數據文件格式，然后通過燒片器或下載電纜將數據文件下載到器件的過程。
4.2 編譯環境的設計特點
QuartusII開發軟件是Altera公司為其FPGA設計的專用開發工具。QuartusII開發軟件支持VHDL和Verilog HDL硬件描述語言的設計輸入，基于圖形的設計輸入方式和集成系統設計工具，它可以把設計、綜合、布局布線、系統驗證全部都集成到無縫的開發環境中，其中還包括與第三方EDA工具的高效接口。其設計特點主要有以下七點：
（1）基于模塊的設計方法
QuartusII開發軟件提供了Logic Lock的基于模塊的設計方法，便于獨立設計和實施各種設計模塊，且把模塊集成到頂層工程時仍可保持各個模塊的性能。
（2）更快的集成IP
QuartusII開發軟件包含了SOPC Builder工具，可以針對可編程片上系統的各種應用自動完成IP核的添加、參數設置和連接等操作。
（3）在設計周期的早期對I/O管腳進行分配和確認
QuartusII開發軟件可以進行預先的I/O管腳分配和驗證操作。可以在任何時刻對I/O管腳分配進行修改而不用在次進行設計編譯。
（4）擁有存儲器編譯器
QuartusII開發軟件提供了存儲器編譯器，可以對FPGA中的嵌入式存儲器進行管理。QuartusII4.0以上版本增加了對FIFO和RAM讀操作的基于現有設置的波形動態生成功能。
（5）支持FPGA、CPLD以及基于Hard Copy的ASIC設計
QuartusII開發軟件可以使用和FPGA完全相同的設計工具、IP核和驗證工具，支持Hard Copy Stratix系列器件的開發。
（6）使用全新的命令行和腳本功能的自動化設計流程
可通過使用命令行和圖形用戶界面（GUI）獨立運行QuartusII開發軟件中的綜合、布局布線、時序分析以及下載編程等模塊。QuartusII開發軟件還包括了工具命令語言接口對話框。
（7）Atera公司提供高級教程幫助了解QuartusII開發軟件的功能特性
QuartusII開發軟件提供了詳細的幫助文件，涵蓋了FPGA系統設計的所有領域，包括工程創建、輸入設計、綜合、布局布線、仿真、驗證、時序分析在內的各種設計任務。
4.3 Quartus 開發設計流程Altera公司的QuartusII開發軟件根據用戶需求提供了一個完整的多平臺開發環境，包括了整個可編程器件設計階段的所有解決方案。其總體開發流程如圖4.1所示。在設計流程每個階段，QuartusII開發軟件允許用戶使用QuartusII開發軟件的圖形用戶界面、EDA工具界面或行輸入界面，在整個設計流程中可以使用這些界面的任意一個，也可以在不同設計階段使用不同的界面[37]。
圖4.1 QuartusII的開發流程
4.4 串口通信設計思路UART即通用異步收發器，是一種應用廣泛的短距離串行傳輸接口。在應用中完全可以將UART模塊集成在FPGA內部，從而實現FPGA與PC之間的異步串行通信。基本的UART通信只需要兩條信號線：RXD接收端和TXD發送端，接受與發送全雙工。
串口傳輸速率有多種選擇，如：9600b/s、14400b/s、19200b/s、38400b/s等，在設計中因FPGA采用9600b/s。
首先是發送模塊，因為串口為異步收發，顧發送模塊只需將數據信號按固定時序發出即可，在數據鏈前加起始位，后面加停止位。為簡化設計通信均采用八位數據，無校驗位，一位停止位。
在接收時，因需要與外來信號同步進行識別，所以需要檢測到起始位后，在進行數據采集，在檢測起始位時，為保證檢測到的信號的可靠性進行多次采樣，只有當起始位信號為0保持一定時間才認為起始位有效。在采集數據是，為保證數據的可靠性，采用在數據信號穩定一段時間后采樣，從而保證數據可靠。
4.5 串口通信部分代碼module uart_RX(CLK_SYS,RST,RX,RX_DATA_OUT,bit_data,RX_over);
input CLK_SYS;
input RST;
output[7:0] RX_DATA_OUT;
output RX_over;
input RX;
input[15:0] bit_data;
wire CLK_SYS;
wire RST;
reg[7:0] RX_DATA_OUT;
reg RX_over;
wire RX;
wire[15:0] bit_data;
reg[7:0] RX_cnt;
reg[15:0] bit_en;
reg clk_en;
reg[15:0] cnt;
always@(posedge CLK_SYS or negedge RST)
if(!RST)
begin
RX_cnt<=0;
RX_over<=0;
RX_DATA_OUT<=0;
clk_en<=0;
end
else
case(RX_cnt)
0:if(RX==0) if(cnt==200)
begin
cnt<=0;
clk_en<=1;
RX_cnt<=1;
end
else
cnt<=cnt+1;
1:if(bit_en==bit_data) begin RX_DATA_OUT[0]<=RX;RX_cnt<=2; end
2:if(bit_en==bit_data) begin RX_DATA_OUT[1]<=RX;RX_cnt<=3; end
3:if(bit_en==bit_data) begin RX_DATA_OUT[2]<=RX;RX_cnt<=4; end
4:if(bit_en==bit_data) begin RX_DATA_OUT[3]<=RX;RX_cnt<=5; end
5:if(bit_en==bit_data) begin RX_DATA_OUT[4]<=RX;RX_cnt<=6; end
6:if(bit_en==bit_data) begin RX_DATA_OUT[5]<=RX;RX_cnt<=7; end
7:if(bit_en==bit_data) begin RX_DATA_OUT[6]<=RX;RX_cnt<=8; end
8:if(bit_en==bit_data) begin RX_DATA_OUT[7]<=RX;RX_cnt<=9; end
9:begin RX_over<=1;RX_cnt<=10;end
10:if(bit_en==bit_data) if(RX==1)
begin
RX_cnt<=0;
RX_over<=0;
clk_en<=0;
end
endcase
always@(posedge CLK_SYS or negedge RST)
if(!RST)
bit_en<=0;
else
if(clk_en)
if(bit_en==bit_data)
bit_en<=0;
else
bit_en<=bit_en+1;
else
bit_en<=0;
endmodule
第五章 電路的調試與系統分析5.１ 系統仿真結果本設計的仿真環境是QuartusII開發軟件自帶的波形仿真工具。 以下是系統各部分仿真結果
（目前沒有仿真圖。。。我在想辦法弄一個！）
5.２ 系統調試過程5.2.1 調試過程簡介調試過程，可以說是千難萬阻。板子焊接完成之后，進行了第一天的調試。第一步：
測量了板子的供電情況，發現供電不正常。外接電源１０Ｖ正常，但是穩壓芯片不能正常工作，輸出不是理想的５Ｖ，而是不穩定的２到３Ｖ。多方檢測查不到原因所在，于是，拿出測試板，去掉負載單獨測量。開始時候，工作依然不正常。決定返回ＰＣＢ圖紙查看原因，經過縝密的檢查，發現，由于疏忽在ＰＣＢ圖紙中，穩壓芯片不慎選擇了鏡像。使新品焊接時，輸入鼠管腳接反，工作不正常。經過調整之后，FPGA，L297，L298N等芯片工作正常。
第二步：
JTAG口的檢測。此部分調試正常。順利由PC將串口通訊程序下載到板子中。
第三步：
串口通訊的調試，由于作者第一次進行實際的PCB的獨立設計和器件的焊接。DB9接口的方向不慎顛倒，使得串口線無法接如電路。正當一籌莫展的時候，想到了一個解決辦法。將串口架高，有飛線的方式改變板子與接口的連接順序，達到正確的連接。
第四步：
由于開始查看資料的時候，選定的是貼片晶振。工作電壓為3.3V，后來由于手邊有現有的插腳晶振，所以將圖紙的晶振封裝改為DIP 14的標準封裝。但是忘記了接入電源為3.3V。插腳晶振的啟動電壓為5V。導致晶振沒有輸出。
晶振的調節，此部分調節依舊由于經驗不足，工作十分艱難。首先，作者由于涉及知識缺乏，看到MAX3232的接地管腳在接地之前連接了一個電容來濾波。所以自作聰明把晶振的GND管腳接電容和接地。導致晶振標準輸出50MHz，實際輸出在30MHz左右。此問題是作者本人十分惆悵，在測試板上反復測試。經過一下午的時間，終于查找出問題所在。
最終完成硬件部分的調試工作。使得PC經過串口可以控制L297，各輸出管腳的電平高低。
5.2.2 調試過程的收獲和感觸經過10幾天的調試工作，我深深的感覺到，硬件設計是一個十分考驗人的耐心，細心，經驗和知識儲備的工作。在我第一次獨立設計的過程中。遇到了好多茫然，不知所措的情況。很多只是都是書本上學習不到的。太多太多的細節需要注意。
這個工作也是我意識到，細心是成功的關鍵。很多地方由于我的粗心大意，給自己和老師帶來了很多麻煩，電路板的設計也是千瘡百孔。給我深深的上了一堂課，讓我明白，我將來所面臨的工作和挑戰。
經過這半年的學習，我從一個對硬件設計毫不知情的門外漢，漸漸地走進了這個領域，單老師為我打開了一扇通往數字電路設計的大門。在她細心的教導之下，我現在熟練掌握了Altium designer和Quartus等軟件的應用。學會了PCB印制電路板的設計規則，初步了解了實際設計的注意事項，也對電磁干擾等知識有了掌握。并且，可以獨立使用示波器，萬用表，并通過計算機串口和FPGA進行通信。遇到了很多調試中的問題，積累的很多經驗。相信自己在將來的工作中可以很好的克服現在所遇到的問題。更快的步入正規設計者的行列。
5.3 實驗調試工作圖示5.3.1 電裝工作臺
5.3.2 電調實驗室和設備
5.3.3 實物電路板
5.4 展望與總結隨著電子設備的發展，對焦電路及步進電機控制已經成為一種廣泛使用的技術。它簡化了人們繁瑣的工作，也精確了機械設備的控制。使人們的生活越來越方便，簡單而實用。
本設計基于FPGA提出了對焦電路的控制方案。并由此設計了PCB圖紙，并進行了后期焊接調試工作。硬件電路設計已經完畢，可以滿足任務要求。實現對靜止圖像的對焦工作。PC指令收發順利。FPGA工作正常，電機運轉正常。軟件部分主要實用Verilog 和上位機編程。實現了PC機與FPGA的實時通訊，并可以根據上位機的給出的離焦量，產生不同的控制信號來控制電機的轉動方向和轉動步數。
但是由于設計限制，本電路無法完成對運動圖像的對焦以及灰度值運算的板級化。希望在將來的工作中，可以學習并完善調焦算法，實現調焦的快速實現。并設計視頻處理芯片及外部暫存設備，完成對焦電路的便攜化。
本次畢業設計能夠實現步進電機的啟停、正反轉調節，通過本次畢業設計加強了我對軟件編程和硬件設計的掌握，并且熟悉了L297、L298等芯片。步進電機在控制系統中具有廣泛的應用。它可以把脈沖信號轉換成角位移，并且可用作電磁制動輪、電磁差分器、或角位移發生器等，所以說步進電機有著廣闊的市場和遠大的發展前景。
本次設計的進一步的工作，應該是放在對轉速的更加精確的控制，比如驅動細分技術等，這樣可以減少失步。另外沒有對轉速進行液晶顯示，這不能不說是個遺憾，加上速度顯示模塊，整個系統肯定會更加的完整和人性化。
致謝本論文是在導師單金玲的悉心指導、嚴格要求下完成的。從論文的選題、到撰寫、定稿，至始至終都得到了老師的細心指點和關注。特別感謝單老師對本論文的指導幫助。文中的很多觀點和數據都是在單老師老師的具體指導和幫助之下得到的。老師嚴謹的治學態度，淵博的知識，深厚的學術功底，、對工作一絲不茍、孜孜不倦的精神值得我終生學習。并成為作者以后學習和工作上的榜樣。值此論文完成之際，作者對單老師老師在學術上的無私教誨以及在學習和生活中給予的幫助表示最衷心的感謝和誠摯的敬意! 在本科學習和論文寫作期間，得到了中科院先光學精密儀器研究所空間室其他老師的大力支持，同時在文獻查閱、資料收集等方面還得到了同學李奎、李斌等同學的熱心幫助和支持，他們對本文提出了寶貴的建議，在此一并向他們表示衷心的感謝! 在漫長的求學路上，我的父母、朋友傾注了無限的關懷與期望，他們給了我一貫的支持與理解，并為此付出了很多心血。本文能夠順利完成無不凝聚著他們的心血，愿本論文的完成能給他們帶來欣慰。 限于本人的學識水平，文中的很多觀點還不成熟，謬誤之處在所難免，懇請各位老師、專家、同學批評指正。最后，作者對于在百忙之中抽出時間，精心評審本論文的各位專家、教授表示衷心的感謝!
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
