一種verilog實現uart串口通信硬件方案源碼

ID:171311 · 發表于 2018-6-27 13:22

在FPGA上實現串口收發。這里給出硬件代碼，直接燒入FPGA，調整波特率為38400即可電腦與其通信。FPGA使用晶振為50Mhz。上傳的附件為包含了全部文件的ise工程，直接打開可用，其中uart.v為verilog代碼，.ucf是引腳約束。

全部資料51hei下載地址：

uart_banji.zip (523.96 KB, 下載次數: 52)

ID:171311 · 發表于 2018-6-27 13:23

如果將此段代碼燒入兩塊FPGA板子可以互相通信，我用的是basys2板子。

ID:363601 · 發表于 2018-7-3 07:29

下載看看先

ID:311876 · 發表于 2019-7-25 00:32

這個應該是用xlink寫的

ID:619823 · 發表于 2019-10-6 16:51

剛好最近在學習fpga這塊的東西，十分感謝樓主。

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费