久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 3738|回復: 0
打印 上一主題 下一主題
收起左側

candence14.2工程建立和BAG DIP SOIC各種PCB封裝制作說明文檔

[復制鏈接]
跳轉到指定樓層
樓主
1、建一個工程名文件夾projectname。開始菜單點擊Project Manager,開始建工程。選擇產品,選取Concept HDL Expert,


2、點擊 ,進入New Project Wizard對話框,輸入Project name名,找到剛才建的projectname文件夾,確定工程路徑,路徑不能用中文。


3、在Project Libraries對話框,點擊standard,它將移到左邊,不用Cadence的庫。只留下本工程的庫,指向worklib文件夾。



4、在Design Name對話框,在Design輸入名。設計保存在design文件夾。點下一步工程建立完。

5、在projectname下再建個schlib文件夾,用于放所有要用的原理圖庫。
6、將文件夾schlib加進工程,點擊 ,
設置Project setup,點擊Edit...。修改cds.lib文件。再添加一行DEFINE sch_libschlib,sch_lib將指向schlib文件夾。再將sch_lib加到右邊,加進工程。

7、在design文件夾下建一個symbols文件夾,用來存放工程所要用到的焊盤和器件封裝。工程調用封裝時將指向這里。


全部資料51hei下載地址:
cadence建工程.pdf (380.09 KB, 下載次數: 11)
BGA封裝制作.pdf (741.53 KB, 下載次數: 8)
Dip封裝制作.pdf (429.51 KB, 下載次數: 7)
SOIC封裝制作.pdf (487.16 KB, 下載次數: 9)

評分

參與人數 1黑幣 +50 收起 理由
admin + 50 共享資料的黑幣獎勵!

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表
主站蜘蛛池模板: 看片91 | 国产色 | 国产精品视频免费观看 | 国产一区二区三区四区三区四 | 欧美看片 | 国产精品免费av | 羞羞在线观看视频 | 久久精品日产第一区二区三区 | 日韩在线 | 亚洲综合二区 | 亚洲国产精品久久 | av超碰| 国产色婷婷精品综合在线手机播放 | 久久久久亚洲 | 夜夜草视频 | 久久精品视频网站 | av免费网站在线观看 | 一二三区视频 | 欧美黑人巨大videos精品 | 亚洲色在线视频 | 亚洲国产精品一区 | 成人一区二区三区视频 | 欧美日韩一区二区电影 | 国产高清美女一级a毛片久久w | 久久精品久久久久久 | 国产综合久久 | 久久99精品久久久久久国产越南 | 中文字幕视频在线观看 | 国产精品美女久久久 | 欧美精品片 | 国产精品乱码一区二区三区 | 午夜激情影院 | 亚洲精品乱码久久久久久蜜桃91 | 精国产品一区二区三区四季综 | 欧美福利在线 | 国产网站在线播放 | 亚洲国产精品一区二区久久 | 91在线免费视频 | 欧美激情五月 | 日韩成人免费av | 精品久久久久久久人人人人传媒 |