關于PCB制版排提前查錯誤的問題

ID:402379 · 發表于 2018-9-25 20:39

如何在原理圖階段就能排查出繪制PCB時出現的問題？
或者說如何避免打樣后不能用的資源浪費？

ID:277374 · 發表于 2018-9-25 21:22

原理圖階段，在左邊工程欄中右鍵，第一項就是檢查，沒有錯誤的話，不出現對話框（對話框在systerm中可以調出來）。這個檢查沒有太多用途，錯誤還是需要人工檢查出來的。比如你想用P1.0做AD采集口，不小心畫成了P2.1，DXP是無論如何也查不出來的。

ID:389097 · 發表于 2018-9-26 03:37

原理圖方面軟件只能檢測你連接性的問題，電路原理是否有問題那只能自己檢查。原理圖轉到pcb文件時出現的錯誤或者警告，一定要注意和解決。pcb方面，則要對線路的安全間距和連接性進行檢查，這個軟件可以做得到。這樣都是打樣pcb必須進行的事情。另外，避免出現打樣不能用的話，那些原件封裝一定要畫準確。其他線路的花還可以割斷用用線連接，封裝的不對的話，像那些管腳密的ic想用線連都連不上，那估計這打樣的pcb直接報廢。

ID:402486 · 發表于 2018-9-26 08:32

原理圖階段，在左邊工程欄中右鍵，第一項就是檢查，沒有錯誤的話，不出現對話框（對話框在systerm中可以調出來）。這個檢查沒有太多用途，錯誤還是需要人工檢查出來的。比如你想用P1.0做AD采集口，不小心畫成了P2.1，DXP是無論如何也查不出來的。

ID:319344 · 發表于 2018-9-26 09:28

補充一下，我覺得還需要仔細核對芯片引腳連接，尤其是三腳的功能對應，如穩壓芯片，三極管，最好自己查一下具體你用到的型號的，想當然就容易出問題。如果還需要后期出了問題方便檢查的話，且用的是貼片元件，就在你認為必要的位置設置測試點(原理圖上是一個符號，PCB上是一個過孔)，算是一種檢查的補救措施吧

ID:396914 · 發表于 2018-9-26 10:39

原理圖階段只是對自己需求功能的設計，不想要的功能可以刪掉。原理圖導入到PCB的網絡及元件名稱一定要對應好

ID:403145 · 發表于 2018-9-27 13:59

新器件封裝要仔細核對！還有做DRC和單網絡報告。

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

關于PCB制版排提前查錯誤的問題

評分

評分