25Q64引腳圖與電路原理圖及PDF中文資料下載 8M閃存芯片

ID:408979 · 發表于 2018-10-13 12:56

25Q64是64Mbit閃存芯片可以寫入8M程序
該存儲器分為：
8,388,608字節
統一部門架構
64千字節128塊
4 KB2048個扇區
32768頁（每頁256字節）
每一頁都可以單獨編程（位從1編程為0）.該設備部門阻止或芯片擦除而不是頁面可擦除.

25Q64引腳圖：

25Q64管腳功能定義：

25Q64電路原理圖：

概述
該EN25Q64是一個64兆位（8192K字節）串行閃存,具有先進寫防護護機制.所述EN25Q64支持標準串行外圍接口（SPI）,和一個高性能雙輸出和四I / O使用SPI接口：串行時鐘,片選,串行DQDQ1(DO), DQ 2（WP＃）和DQ 3（NC）.高達50MHz SPI時鐘頻率被支持,允許為100MHz時使用等效時鐘速率雙輸出和200MHz為四路輸出
雙核/四輸出快速閱讀說明.該內存可以被編程為1〜256個字節時間,使用頁面編程指令.
該EN25Q64被設計為允許任何單扇區/塊在同一時間或整片擦除操作.該EN25Q64可以被配置為防護護存儲器作為軟件防護護模式一部分.裝置能夠維持最低100K編程/擦除每一個扇區周期或塊

信號描述
串行數據輸入串行數據輸入,輸出和輸出和IO（（DI,DO和和DQ 0, DQ1, DQ2, DQ3)
該EN25Q64支持標準SPI,雙SPI和四SPI操作.標準SPI指令使用單向DI（輸入）引腳串行寫指令,地址或數據設備上串行時鐘（CLK）輸入引腳上升沿.標準SPI還使用單向DO（輸出）,以從在下降沿CLK設備讀取數據或狀態.
雙重和四SPI指令使用雙向IO管腳以串行寫指令,地址或數據到裝置在CLK上升沿和從設備中讀取在CLK下降沿數據或狀態.
串行時鐘（串行時鐘（CLK））
SPI串行時鐘輸入（CLK）引腳提供串行輸入和輸出操作時機. （"看到SPI模式"）片選（片選（CS＃）＃）
SPI片選（CS＃）引腳可啟用和禁用設備操作.當CS＃為高器件
取消和串行數據輸出（DO,還是DQ 0, DQ 1, DQ 2 和DQ 3）引腳為高阻抗.
取消選中時,器件功耗會在待機狀態下水平,除非內部擦除,編程和狀態寄存器周期正在進行中
.當CS＃被拉低該裝置將被選擇,功率消耗將增加至活性水平與指示可以寫入和從所述設備讀取數據.上電后,CS＃必須從高過渡到低之前,新指令將被接受.
寫防護護（寫防護護（WP＃）＃）
寫防護護（WP＃）引腳可用于防止狀態寄存器被寫入.用于與狀態一起注冊塊防護護（BP0,BP1,BP2和BP3）位和狀態寄存器防護護（SRP）位,部分或整個存儲器陣列可以是硬件防護護.該WP＃功能僅適用于標準SPI和雙SPI操作,當在四路SPI,該引腳為串行數據IO（DQ 2）為四I / O操作.

特征
  單電源工作
- 全電壓范圍：2.7-3.6伏
  串行接口架構
- SPI兼容：模式0和模式3
  64 M位串行閃存
- 64 M位/ 8192 K-字節/ 32768頁
- 每可編程頁256字節
標準,雙核或四SPI
標準SPI：CLK,CS＃,DI,DO,WP＃
雙SPI：CLK,CS＃,DQ 0, DQ 1, WP#
四路SPI：CLK,CS＃,DQ 0, DQ1, DQ2, DQ3
高性能
104MHz時鐘速率為一個數據位
50MHz時鐘速率為兩個數據位
50MHz時鐘速率為四個數據位
  低功耗
- 19 mA典型工作電流
- 1  A 典型掉電電流
統一部門架構：
4 KB2048個扇區
64千字節128塊
任何扇區或塊可以單獨被刪除
  軟件和硬件寫防護護：
- 通過寫防護護所有或存儲器部分
軟件
- 啟用/禁用防護護與WP＃引腳
高性能編程/擦除速度
頁編程時間：1.3ms典型
扇區擦除時間：90ms典型
塊擦除時間為500ms典型
芯片擦除時間：30秒典型
  寫暫停和寫簡歷
  可鎖定512字節OTP安全部門
  最低100K耐久性周期
封裝選項
8引腳SOP 200mil體寬
8接觸VDFN（5x6mm）
8接觸VDFN（6x8mm）
16引腳SOP 300MIL體寬
所有無鉛封裝符合RoHS標準

完整的pdf格式25Q64中文資料文檔51黑下載地址：

EN25Q64中文資料(Eon-Silicon)中文數據手冊.pdf (248.17 KB, 下載次數: 364)