CMOS ASIC設(shè)計(jì)中關(guān)于比較器設(shè)計(jì)的分析與研究

ID:431019 · 發(fā)表于 2018-11-22 10:22

本人在此針對(duì)CMOS ASIC設(shè)計(jì)中有關(guān)比較器的設(shè)計(jì)、結(jié)合實(shí)際工作經(jīng)驗(yàn)，做一簡(jiǎn)單的總結(jié)分析，提出個(gè)人的觀點(diǎn)，為便于理解，盡量采用中文傳統(tǒng)的、通俗的術(shù)語(yǔ)，避免復(fù)雜的理論或公式推導(dǎo)，僅供參考，希望起到“拋磚引玉”的作用。鑒于本人水甲-有限，難免有錯(cuò)誤和不妥的地方，歡迎業(yè)界同行批評(píng)指正。

電壓比較器的功能是將一個(gè)輸入端的信號(hào)電壓瞬時(shí)值與另一輸入端的基準(zhǔn)電壓進(jìn)行比較，根據(jù)信號(hào) 電壓大于或小于基準(zhǔn)電壓而在輸出端產(chǎn)生數(shù)字“1”或“0”電甲•。它在模/數(shù)（A/D)轉(zhuǎn)換電路中是關(guān)鍵的元件，其精度和速度限制了模/數(shù)轉(zhuǎn)換器的分辨率和轉(zhuǎn)換速率。
電壓比較器通常用于開(kāi)環(huán)狀態(tài)，因此不需要頻率補(bǔ)償。它有一個(gè)高增益差分輸入級(jí)和一個(gè)單端輸出放大器組成。與運(yùn)算放大器相比，電壓比較器對(duì)輸入阻抗、電壓增益和輸出電壓擺幅的要求較低。

比較器的主要參數(shù)為響應(yīng)時(shí)間及精度。響應(yīng)時(shí)間是從輸入一個(gè)階躍信號(hào)到輸出達(dá)到相應(yīng)邏輯態(tài)的閾值所需要的時(shí)間間隔。它表達(dá)了比較器的速度性能。為實(shí)現(xiàn)短的響應(yīng)時(shí)問(wèn)，比較器應(yīng)有高速、高增益的差分輸入級(jí)。比較器的精度就是能分辨的輸入信號(hào)與基準(zhǔn)電壓之最小差值。這個(gè)參數(shù)由比較器的失調(diào)電壓決定。為保證精度，通常采用自動(dòng)抵消失調(diào)的開(kāi)關(guān)技術(shù)。

由此來(lái)看，我們?cè)诜糯笃髌刑岬降牟罘州斎爰?jí)電路中，如果一個(gè)輸入端接基準(zhǔn)信號(hào)，就討以認(rèn)為是一比較器，下而羅列出來(lái)供參考。

下面我們主要來(lái)討論分析幾種常見(jiàn)的比較器的形態(tài)：
1.下面是一常用比較器電路，其精度為+/- 10MV,響應(yīng)時(shí)間為3us左右

上圖中粗實(shí)線為輸出波形，黃實(shí)線為1.5v基準(zhǔn)電壓，紅虛線為輸入比較信號(hào)，擺幅為+/-0.1v

2.moterola公司cmos電壓比較器mc14574內(nèi)部結(jié)構(gòu)圖：

其中、R外接來(lái)調(diào)整便置電流及整個(gè)比較單元的靜態(tài)電流，其大小直接影響輸出波形的延遲時(shí)間。當(dāng) Ibias在10LA-3MA范圍內(nèi)變化時(shí)，輸出波形的延遲時(shí)問(wèn)則在3US-120NS范圍內(nèi)變化，電流越大，延遲越小，響應(yīng)越快，但靜態(tài)電流就越大。

第三、按照第一、二中的電路對(duì)下閣（A)中信號(hào)進(jìn)行比較，結(jié)果如閣（B)所示，而實(shí)際上你想得到的是閣（C)的形狀，怎么辦，我們來(lái)分析如下電路：箝位比較器與遲滯比較器

箝位比較器：為提高比較器的速度，減小其傳輸延遲，吋以對(duì)第一級(jí)的輸出信號(hào)擺幅進(jìn)行限制。如上閣，如果在差動(dòng)放大器的兩個(gè)輸出之間，通過(guò)交叉耦合的器件1_21、1_35引入了小的正反饋，只要滿足反饋量小于1，亦即(B21/B33K1, (B35/B20K1,則能達(dá)到很好的箝位與提高增益的目的。
遲滯比較器：如果反饋量大于1,亦即(B21/B33)>1, (B35/B20)>1,則比較器變成另一類比較器，遲滯性比較器。這類比較器，對(duì)輸入比較信號(hào)有兩個(gè)閾值，即有兩個(gè)跳變點(diǎn)。

如上閣表示了遲滯比較器對(duì)輸入嗓聲的響應(yīng)。它表明，只要使（Vtrp+ - Vtrp-)的值大于最大噪聲的幅值，便能濾掉噪聲，使比較器輸出僅隨有用的低頻信號(hào)變化。關(guān)于計(jì)算遲滯比較器的跳變電壓，口J' 近似估算，正、負(fù)跳變電壓主要有B21/B33、B35/B20確定，按照上閣中的SIZE, V-端接地，V+端做輸入端，則經(jīng)訃算，Vtrp=+/-0.34V。
第四、高性能、高穩(wěn)定性的“疊式共源-共柵比較放大器”電路：

此電路（是高價(jià)從國(guó)外購(gòu)得）涉及許多技術(shù)理論知識(shí)，值得深入分析，是對(duì)CMOS運(yùn)算放大器方而所有知識(shí)點(diǎn)的全而綜合。包括：電流源、電流鏡、比例電流鏡、威爾遜電流鏡、差分輸入放大器、共源-共柵運(yùn)算放大器、疊式共源-共柵運(yùn)算放大器、互補(bǔ)（推挽）輸出運(yùn)算放大器等，請(qǐng)朋友們認(rèn)真研究，其各項(xiàng)性能指標(biāo)都很高，吋放心應(yīng)用于常規(guī)要求的CMOS比較放大器電路中。有關(guān)詳細(xì)情況請(qǐng)參考另篇文章 “CMOS AMPLIFIERS DESIGN研究報(bào)告”中的高件能、高穩(wěn)定性的“疊式共源-共柵運(yùn)算放大器”有關(guān)分析。

完整的pdf格式文檔51黑下載地址：

compar.pdf (274.61 KB, 下載次數(shù): 11)