關(guān)于lattice FPGA pin腳分配問題

ID:366194 · 發(fā)表于 2019-6-29 18:10

各位大神，我再diamond上寫的一個(gè)FPGA流水燈程序，在分配clk的pin腳時(shí)，顯示N/A，各位大神知道是怎么回事嗎？謝謝。
flashed是頂層模塊

module flashed(clk, rst, led);

      input clk, rst;
      output[7:0]led;
      reg[2:0]cnt;
      wire clk1h;

      decode38 u1(.sw(cnt), .led(led));
      divide #(.WIDTH(32), .N(12000000)) u2(.clk(clk), .rst_n(rst), .clkout(clk1h));

      always@(posedge clk1h or negedge rst)
            if(!rst)
                     cnt <= 0;
            else
                     cnt <= cnt + 1;

endmodule

ID:94031 · 發(fā)表于 2019-6-30 08:25

FPGA有專門的clk腳，不是隨便哪個(gè)腳都可用來做clk腳。

ID:366194 · 發(fā)表于 2019-6-30 19:17

xuyaqi 發(fā)表于 2019-6-30 08:25
FPGA有專門的clk腳，不是隨便哪個(gè)腳都可用來做clk腳。

是的，找到原因了，謝謝。

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

關(guān)于lattice FPGA pin腳分配問題