RS232為什么要采用負邏輯?是為了抗干擾嗎?

ID:260939 · 發表于 2020-3-12 18:39

有人說RS232采用負邏輯是為了提高其抗干擾能力，實在想不明白為什么負邏輯就可以提高抗干擾能力了？

ID:704545 · 發表于 2020-3-12 23:35

我認為并不是因為采用負邏輯就提高了抗干擾能力，而是采用的-5V~-15 V（邏輯1），+5 V～+15 V（邏輯0），這樣的較高的電壓及較大的噪聲容限傳輸數據才提高了抗干擾能力。負邏輯只是一開始規定的統一標準而已，假如一開始就規定采用正邏輯也未嘗不可。

ID:487821 · 發表于 2020-3-13 11:52

這樣增加電壓差，可改善長距離傳輸，同時搞干擾也強，232串口可以傳10幾米，

ID:260939 · 發表于 2020-3-14 08:10

YYB_123456 發表于 2020-3-12 23:35
我認為并不是因為采用負邏輯就提高了抗干擾能力，而是采用的-5V~-15 V（邏輯1），+5 V～+15 V（邏輯0），這 ...

不知道在哪看了一句說采用負邏輯可以提高抗干擾

ID:260939 · 發表于 2020-3-14 08:11

faguiq 發表于 2020-3-13 11:52
這樣增加電壓差，可改善長距離傳輸，同時搞干擾也強，232串口可以傳10幾米，

增加電壓是可以抗干擾，想不明白他采用負邏輯怎么提高抗干擾

ID:708931 · 發表于 2020-3-15 17:13

如令H=1，L=0，則稱之為正邏輯體制，與此相反，若令H=0，L=1，則稱之為負邏輯體制。
這個提法源自于TTL電路，因為TTL電路的輸入轉換電平約為1。4V，而輸出高電平為3。5V輸出低電平為0。
  3V。當一級TTL驅動下一級時高電平的抗干擾裕度為2。1V，而低電平的抗干擾裕度為1。1V。嚴格來講應該是說高電平的抗干擾較好，低電平的抗干擾較差。負邏輯的高電平為0，低電平為1，很多年前有人因此認為負邏輯抗干擾比較好。其實這個看法并不經得起推敲，因為在數字電路中0和1出現的概率是隨機的與被處理的數據結構有關，而與正負邏輯關系不大。
  即使在當時人們也是用4000系列CMOS電路來設計要求高抗干擾的電路。因為4000的電源電壓VDD可以用到達18V，而輸入轉換電平在 1/2（VDD），輸出高低電平幾乎可達VDD到0。現代的CMOS電路電源電壓可以用在5V/3。3V/2。5V/1。
  8V等等，而輸入轉換電平都是 1/2（VDD），輸出電平為0到VDD。即使低電源電壓3。3V的TTL電路的輸入轉換電平也接近于1/2(VCC)。更不存在“負邏輯抗干擾”的問題了。因為一些教科書為了表示全面，沿用過去的某些說法，容易引起教學兩方面的困擾。

ID:420836 · 發表于 2020-3-16 05:18

RS232使用此邏輯定義最初并不是為了降低噪音，而是為了與舊的機械打字機協議兼容。行業標準是由EIA（電子行業協會）建立的。 RS232協議是雙極性標準。邏輯0表示對應于+3至+ 12V模擬電壓范圍的SPACE條件；邏輯1對應于-3至-12V的負電壓范圍，表示MARK條件。

ID:260939 · 發表于 2020-3-16 12:35

TTQ001 發表于 2020-3-16 05:18
RS232使用此邏輯定義最初并不是為了降低噪音，而是為了與舊的機械打字機協議兼容。行業標準是由EIA（電子 ...

感謝

ID:260939 · 發表于 2020-3-16 12:36

~柯西發表于 2020-3-15 17:13
如令H=1，L=0，則稱之為正邏輯體制，與此相反，若令H=0，L=1，則稱之為負邏輯體制。
這個提法源自于TTL電 ...

感謝打了那么多字，

ID:709464 · 發表于 2020-3-16 15:03

負邏輯和抗干擾，兩者之間應沒有這種聯系吧。

ID:727683 · 發表于 2020-5-11 21:10

這個真沒研究過, 有空研究一下。。。。。，共同學習

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

RS232為什么要采用負邏輯?是為了抗干擾嗎?