創龍TL665xF-EasyEVM開發板硬件說明書（4）

ID:336245 · 發表于 2020-7-17 16:17

18.SRIO接口SRIO由SRIO RX(J6)和SRIO TX(J7)組成（DSP端），以2個HDMI接口形式引出，支持4路數據傳輸，最高傳輸速率為5GBaud，硬件及引腳定義如下圖：

圖 53

圖 54

19.PCIe接口開發板引出了PCIe Gen2接口(J4)，2通道，編碼方案為8b/10b，總共64pin，主接口區42pin，單通道理論最高傳輸速率達5GBaud，總傳輸速率為5GBaud*8/10=8Gbit/s，硬件及引腳定義如下圖：

圖 55

圖 56

20.模式調試接口開發板J1為模式調試接口，采用2*5pin、2.54mm間距雙排針連接方式，主要用于復位、NMI等調試，硬件及引腳定義如下圖：

圖 57

圖 58

CORESEL0/CORESEL1：核心選擇管腳，用于選擇啟動或者復位的核心。
LRESETZ：Warm Retset軟復位管腳。
LRESETNMIENZ：模式選擇使能管腳。
PORZ：上電復位管腳，用于上電時的復位行為。

21.XADC接口開發板引出了FPGA內部XADC信號(CON13)，硬件及引腳定義如下圖：