久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

<fieldset id="88gim"><object id="88gim"></object></fieldset>

<button id="88gim"><tr id="88gim"></tr></button>

<option id="88gim"><abbr id="88gim"></abbr></option>

設為首頁收藏本站

開啟輔助訪問切換到寬版

請登錄后使用快捷導航
沒有帳號？立即注冊

熱門： 51單片機 | 24小時必答區 | 單片機教程 | 單片機DIY制作 | STM32 | Cortex M3 | 模數電子 | 電子DIY制作 | 音響/功放 | 拆機樂園 | Arduino | 嵌入式OS | 程序設計

»論壇 › 嵌入式/單片機論壇 › FPGA/CPLD › 學FPGA/ASIC一點提醒

發新帖

查看: 1905|回復: 0

上一主題

下一主題

收起左側

學FPGA/ASIC一點提醒

電梯直達

跳轉到指定樓層

樓主

ID:22218 發表于 2022-3-19 11:58 | 只看該作者回帖獎勵

回帖獎勵

|倒序瀏覽 |閱讀模式

不要糾結什么VHDL，DOD的東西多半打水漂的，誰還記得ADA語言？一些專家說大規模的必須VHDL，胡說！我公司的SOC，集成40個64bit CPU的已經在賣！microsoft，百度等用戶。
看看最前面的IC設計和工具設計公司，誰不用Verilog+system Verilog+UVM?
我們目前在大型IC的設計制造上，是閃電的速度逆流而去，差距越來越大。目前落后于印，不久可能落后于越南等一大堆我們看不上的。這是因為國際化，這里的人有機會為世界一流的公司工作，倒不是因為人笨，事實上哪里都可能出尖子，Marvell不就是印尼華人搞出來的-老婆是上海人，同是伯克利校友，白手起家。
雖然條件有限，尤其是學設計條件有限，但是學驗證測試還是有條件的，至少有些tool比較好搞。
Verilog+system Verilog+UVM！有本事的，盡早來！

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 淘帖0 頂0 踩0

回復

使用道具舉報

發新帖

瀏覽過的版塊

手機版|小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表

主站蜘蛛池模板：日日操夜夜操视频 | 欧美精品二区 | 国产玖玖 | 日本不卡一区二区三区 | 成人a在线观看 | 欧美jizzhd精品欧美巨大免费 | 91精品国产综合久久久久久首页 | 色五月激情五月 | 国产精品久久久久久久久免费丝袜 | 青青草av | 精品国产一区二区三区久久久四川 | 99久久精品国产一区二区三区 | 日韩成人精品一区 | 久久久久成人精品亚洲国产 | 在线第一页| 一区二区三区中文字幕 | 91精品国产综合久久国产大片 | 国产在线小视频 | 成人久久久久 | 在线观看黄色大片 | 欧美在线激情 | 成人免费一区二区三区视频网站 | 中文字幕视频在线免费 | 在线成人一区 | 在线观看黄色电影 | 亚洲欧美一区二区三区国产精品 | 久草青青草| 国产区一区二区三区 | www.国产精品 | 免费黄色大片 | 中文字幕av一区 | 国产精品久久国产精品 | 日韩欧美中文字幕在线观看 | 国产高清在线 | 成人在线视| 国产日韩欧美另类 | 99在线资源 | 91九色porny首页最多播放 | 亚洲一区二区三区在线 | 欧美黑人巨大videos精品 | jizjizjiz中国护士18 |