基于fpga的am信號解調裝置設計對這個毫無思路,已經下好vivado,我需要學習哪些

ID:1077998 · 發表于 2023-11-8 14:38

采用FPGA開發平臺，設計一AM信號解調裝置，具體要求如下：
1、AM信號的載波為1MHz，調制信號頻率為1kHz，調幅指數Ma范圍為0.3-0.8；
2、對AM信號進行A/D采集；
3、基于FPGA平臺完成對AM信號的解調；
4、通過D/A完成解調信號的輸出，要求波形無明顯失真，輸出信號幅度大于等于500mV；
大佬們我是FPGA小白，對這個毫無思路，已經下好vivado,我需要學習哪些?

ID:123289 · 發表于 2023-11-9 16:56

先做到:從數學上能解決問題，再考慮用單片機來實現。

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

基于fpga的am信號解調裝置設計 對這個毫無思路,已經下好vivado,我需要學習哪些

基于fpga的am信號解調裝置設計對這個毫無思路,已經下好vivado,我需要學習哪些