|
|
SDRAM，內(nèi)存。做什么的？存儲(chǔ)數(shù)據(jù)，寫入1讀出1，寫入0讀出0，保證數(shù)據(jù)訪問的正確。
什么時(shí)候會(huì)導(dǎo)致數(shù)據(jù)訪問錯(cuò)誤？
1.判決錯(cuò)誤。0誤判為1或1誤判為0.原因可能信號(hào)線內(nèi)阻造成的壓降引起的或是加性干擾或是阻抗不匹配引起的信號(hào)畸變。
2.時(shí)序錯(cuò)誤。原因可能為不滿足建立/保持時(shí)間，或采樣點(diǎn)相位錯(cuò)誤，不在有效的信號(hào)位置上。
對(duì)應(yīng)方案有：使用點(diǎn)平面、多打孔、縮短走線距離、高壓傳輸在終點(diǎn)用電阻分壓出較低電壓的信號(hào)等。
SDRAM為公共時(shí)鐘同步，DDR是源同步。 【公共同步將同一時(shí)鐘信號(hào)用時(shí)鐘分配器分成兩路，一路接發(fā)送器，一路接接收器。在時(shí)鐘上升沿發(fā)送數(shù)據(jù)，在下一周期的上升沿采樣接收。源同步是時(shí)鐘和數(shù)據(jù)一起發(fā)送，時(shí)鐘稍稍滯后發(fā)送�！�
SDRAM只關(guān)心建立時(shí)間，不關(guān)心保持時(shí)間。
高速數(shù)字電路的兩大問題反射和延遲。
反射造成SDRAM時(shí)鐘線信號(hào)出現(xiàn)震鈴，多次穿越門限造成誤觸發(fā)；數(shù)據(jù)線和時(shí)鐘線的傳輸延遲不同，造成時(shí)鐘上升沿采樣不到多需要的數(shù)據(jù)；對(duì)應(yīng)的解決方法為時(shí)鐘線串聯(lián)電阻做阻抗匹配以及布線時(shí)控制數(shù)據(jù)線和時(shí)鐘線的長(zhǎng)度差在一定范圍內(nèi)，并且還要考慮拓?fù)浣Y(jié)構(gòu)、最大布線長(zhǎng)度的問題。拓?fù)浣Y(jié)構(gòu)盡量采用Y型分支結(jié)構(gòu)，且分支點(diǎn)盡量靠近CPU。
2440使用64M字節(jié)的SDRAM擴(kuò)展數(shù)據(jù)存儲(chǔ)區(qū)，由兩片K4S561632C組成工作在32位模式下，最高頻率可達(dá)100M以上，對(duì)于SDRAM的數(shù)據(jù)線、時(shí)鐘線、片選線及其他控制信號(hào)需要進(jìn)行線長(zhǎng)匹配，由此提出以下布線要求：
1.SDRAM時(shí)鐘信號(hào)：時(shí)鐘信號(hào)頻率較高，為避免傳輸線效應(yīng)，按照工作頻率達(dá)到或超過75MHz時(shí)布線長(zhǎng)度應(yīng)在1000mil以內(nèi)的原則為避免與相鄰信號(hào)線產(chǎn)生串?dāng)_，走線長(zhǎng)度不超過1000mil,線寬10mil,內(nèi)部間距5mil ,外部間距30mil,要求差分布線，精確匹配差分對(duì)走線，誤差允許在20mil以內(nèi)。
2.地址、片選及其他控制信號(hào)：線寬5mil，外部間距12mil，內(nèi)部間距10mil，盡量走成菊花鏈拓?fù)�，可有效控制高次諧波干擾，可比時(shí)鐘線長(zhǎng)，但不能短。
3.SDRAM數(shù)據(jù)線：線寬5mil,內(nèi)部間距5mil,外部間距8mil,盡量在同一層布線，數(shù)據(jù)線與時(shí)鐘線的線長(zhǎng)差控制在50mil內(nèi)。
4.在重要的控制信號(hào)線上一般串聯(lián)33的電阻，消除干擾。
內(nèi)外層布線的特征：
1.表層布線：一側(cè)是介質(zhì)，一側(cè)是空氣，等效介電常數(shù)小于中間層，傳輸線延時(shí)較小，決定了表層走線可以有更快的信號(hào)傳輸速度，因此可以布信號(hào)速度很快的信號(hào)，如2.5G或3.25Ghz，盡量不要打孔，如果需要打孔則從TOP層打孔到BOTTOM層，不會(huì)存在過孔的stub效應(yīng)，這是內(nèi)層布線不具備的優(yōu)勢(shì)。但由于表層一側(cè)是空氣，存在電磁輻射效應(yīng)，因此不能布時(shí)鐘等輻射信號(hào)。
2.內(nèi)層布線：內(nèi)層布線可以利用參考平面實(shí)現(xiàn)屏蔽效果，能很好的控制阻抗，但是由于內(nèi)層沒有表層SMD器件焊盤，所有布線空間較大，特別是布總線更容易。但內(nèi)層布線兩側(cè)都是介質(zhì)，等效介電常數(shù)比表層更大，所以傳輸延時(shí)較大，且由于stub過孔效應(yīng)的存在會(huì)加大傳輸線延時(shí)。另外也存在傳輸線阻抗不夠連續(xù)的問題�？偟膩碚f，內(nèi)層布線空間較大，盡管存在延時(shí)較大等不足，我們還是傾向把更多的線布在內(nèi)層，至少1GHz以下不會(huì)有太大的影響。
|
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
