|
|
定義上：
“晶體元件的負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容。應(yīng)用時(shí)一般在給出負(fù)載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻。”
理論上上:
晶振的負(fù)載電容CI=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd
Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,Cic（集成電路內(nèi)部電容）+△C（PCB上電容)
當(dāng)它的負(fù)載電容小于CI時(shí)，其振蕩頻率正向偏移；而當(dāng)它的負(fù)載電容大于CI時(shí)，其振蕩頻率負(fù)向偏移。
調(diào)整方式上：
在輸出脈沖頻率產(chǎn)生偏移，且調(diào)整微調(diào)電容C1無效的情況下，可用頻率計(jì)測(cè)出其振蕩頻率，將其與標(biāo)稱頻率32768Hz相比較。若測(cè)得頻率大于32768Hz，說明負(fù)載電容CL偏小。這時(shí)可采用圖3并聯(lián)一個(gè)附加電容CS，以產(chǎn)生所需的總負(fù)載電容CI，即CI=CL CS；若測(cè)得頻率小于32768Hz，說明負(fù)載電容CL偏大，可采用圖4串聯(lián)一個(gè)加電容CS，以產(chǎn)生所需的總負(fù)載電容CI，即1/CI=1/CL 1/CS。通過對(duì)輔助電容CS逐步調(diào)整，使振蕩頻率最終達(dá)到或逼近32768Hz。
設(shè)計(jì)考慮事項(xiàng)：
1.使晶振、外部電容器（如果有）與 IC之間的信號(hào)線盡可能保持最短。當(dāng)非常低的電流通過IC晶振振蕩器時(shí)，如果線路太長，會(huì)使它對(duì) EMC、ESD 與串?dāng)_產(chǎn)生非常敏感的影響。而且長線路還會(huì)給振蕩器增加寄生電容。
2.盡可能將其它時(shí)鐘線路與頻繁切換的信號(hào)線路布置在遠(yuǎn)離晶振連接的位置。
3.當(dāng)心晶振和地的走線
4.將晶振外殼接地
如果實(shí)際的負(fù)載電容配置不當(dāng),第一會(huì)引起線路參考頻率的誤差.另外如在發(fā)射接收電路上會(huì)使晶振的振蕩幅度下降(不在峰點(diǎn)),影響混頻信號(hào)的信號(hào)強(qiáng)度與信噪.當(dāng)波形出現(xiàn)削峰,畸變時(shí),可增加負(fù)載電阻調(diào)整(幾十K到幾百K).要穩(wěn)定波形是并聯(lián)一個(gè)1M左右的反饋電阻.
|
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
