久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

<abbr id="mew6c"><code id="mew6c"></code></abbr>

<dfn id="mew6c"><option id="mew6c"></option></dfn><kbd id="mew6c"><code id="mew6c"></code></kbd>

<pre id="mew6c"></pre>

設為首頁收藏本站

開啟輔助訪問切換到寬版

請登錄后使用快捷導航
沒有帳號？立即注冊

熱門： 51單片機 | 24小時必答區 | 單片機教程 | 單片機DIY制作 | STM32 | Cortex M3 | 模數電子 | 電子DIY制作 | 音響/功放 | 拆機樂園 | Arduino | 嵌入式OS | 程序設計

»論壇 › EDA/PCB設計 › Multisim仿真論壇 › # Error loading design（Modelsim)

發新帖

查看: 6857|回復: 0

上一主題

下一主題

收起左側

# Error loading design（Modelsim)

電梯直達

跳轉到指定樓層

樓主

ID:86204 發表于 2015-7-20 02:13 | 只看該作者回帖獎勵

回帖獎勵

|倒序瀏覽 |閱讀模式

用Modelsim仿真，編譯都通過了，然后選擇仿真時蹦出個這個錯誤。

找不到原因，開始發現端口寫的時候出了些問題（編譯沒發現），但改了之后還是繼續有這個問題。

哈哈哈哈哈，我解決了，解決了，確實還是端口出現了問題，改了就OK了
下面是修改后的：

開始講digg用reg定義了，改成wire之后，就OK了，
還有之前犯的是dig(digg),最開始我將兩個的位置寫反了，該寫在括號里面的寫在外面了，這個也是不能弄混淆的。
上面這些錯誤都是Modelsim編譯時所無法發現的，主要還是寫端口

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 淘帖0 頂0 踩0

回復

使用道具舉報

發新帖

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表

主站蜘蛛池模板：亚洲美女天堂网 | 久久久久国产 | 国产精品久久久久久吹潮 | 嫩草视频在线 | 亚洲午夜小视频 | 国内毛片毛片毛片毛片 | 国产一区视频在线 | 狠狠操网站 | 亚洲高清av | 日韩在线观看一区二区三区 | 一级免费毛片 | 午夜一级黄色片 | 久久99精品久久久久久国产越南 | 91综合网| 99热在线播放 | 成人福利在线 | 中文字幕免费在线 | 91久久久久| 久久精品一 | 在线观看免费福利 | 亚欧精品一区 | 精品香蕉一区二区三区 | 久久精品国产99国产精品 | 中文字幕91av | 精品久久国产 | 亚洲在线视频 | 国产成人综合一区二区三区 | 91中文字幕在线观看 | 精品视频一区二区 | 国产九一精品 | 国产乱码精品一区二区三区忘忧草 | 欧美一区永久视频免费观看 | 国产伦精品一区二区三区四区视频 | 精品美女久久久 | 人妖一区 | 一区二区三区视频免费看 | 中文字幕av第一页 | 91视视频在线观看入口直接观看 | 男人天堂手机在线视频 | 欧美日韩一 | 99精品欧美一区二区三区综合在线 |