|
選用Altera的CPLD EPM3064ATC100。內(nèi)部64個宏單元,1250可用邏輯門，最大可用IO數(shù)為66pin，應(yīng)用GCLK最高頻率為222.2MH。系統(tǒng)使用到的對應(yīng)管腳信號及功能見下表： CPLD管腳分配及功能說明
| 信號名稱 | | | | | | | | SDRAM為CE0選通，其它為CE1選通 CE2配合EA[20..22]對FLASH頁高地址控制 CE3預(yù)留擴展用，可實現(xiàn)對更大容量FLASH的兼容。 | | | | EA22用于區(qū)分FLASH和串口，并且配合CE2和EA6選擇FLASH其它存儲空間，以及控制報警音頻選擇，控制報警開關(guān)量輸出及備用擴展輸出。 | | | | | | | | | | | | | | | | | | | 低8bit數(shù)據(jù)位通道開關(guān) | 由DSP CE1透傳得到，CE1無效時關(guān)斷 | | | | DSP只能尋址1M，其中FLASH與串口各占512k。FLASH最高地址由CPLD配合CE2的高地址寫操作選擇。 | | | | | | | | | | | | 由DSP的SDCAS/ARE和SDRAS/AOE邏輯得到 | | | | | | | | | | | | | 由DSP寫0x900c xxxx操作或GPIO取反產(chǎn)生清狗信號 | | | | 5V供電電壓低于4V時出現(xiàn)低電平。參與邏輯生成各芯片復(fù)位信號 | | | | | | | | | | | | | | | | | | | | | | | | | 發(fā)送給DSP，INTA取反得到,接DSP的GPIO4 | | | | 發(fā)送給DSP，INTB取反得到，接DSP的GPIO5 | | | | | 有源晶振一驅(qū)二，一路到DSP，一路到CPLD GCLK1輸入端 | | | | | | | | | | | | | | | | 調(diào)試或維護使用，由DSP的GPIO[7..6]透傳得到(LED0為心跳顯示) | | | | | | | | | | | | 輸出到連接板的開關(guān)量(OC門)。最大上拉電平為9V，灌電流為500mA | | | | | | | | | | | | |
系統(tǒng)共計使用23個輸入腳，25個輸出腳。報警聲調(diào)部分可能需要宏單元比較多，時鐘源為50M時鐘。可能需要20-30個宏單元，其他部分需要宏單元較少，總共應(yīng)不超過55個宏單元。選擇EPM3064能滿足設(shè)計需求。 元件數(shù)據(jù)手冊里沒有芯片管腳名稱，需到altera下載封裝及引腳信息。
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
