JD642　CPLD部分設計

ID:114320 · 發表于 2016-5-10 04:21

　　選用Altera的CPLD EPM3064ATC100。內部64個宏單元,1250可用邏輯門，最大可用IO數為66pin，應用GCLK最高頻率為222.2MH。系統使用到的對應管腳信號及功能見下表：

CPLD管腳分配及功能說明

信號名稱	IO類型	功能及邏輯描述	備注
空間選擇：
CE[0..3]	I	DSP外部空間片選信號。	SDRAM為CE0選通，其它為CE1選通 CE2配合EA[20..22]對FLASH頁高地址控制 CE3預留擴展用，可實現對更大容量FLASH的兼容。
EA[19..22]	I	DSP外部存儲器地址高4bit。	EA22用于區分FLASH和串口，并且配合CE2和EA6選擇FLASH其它存儲空間，以及控制報警音頻選擇，控制報警開關量輸出及備用擴展輸出。
EA6	I	串口A、B選擇	為0選擇A口，為1選擇B口
SDWE#	I	EMIF寫允許	透傳得到EWE#信號
SDCAS#	I	EMIF讀允許	與SDRAS#或邏輯生成WRE#信號
SDRAS#	I	EMIF輸出允許	與SDCAS#或邏輯生成WRE#信號
TDOE#	O	低8bit數據位通道開關	由DSP CE1透傳得到，CE1無效時關斷
FLASHA[19..22]	O	FLASH地址高4bit	DSP只能尋址1M，其中FLASH與串口各占512k。FLASH最高地址由CPLD配合CE2的高地址寫操作選擇。
CSFLASH#	O	FLASH片選信號	由DSP的CE1和EA22選擇
CSSA#、CSSB#	O	串口A、B選擇	由DSP的CE1和EA22、EA6選擇
ERE#	O	外部存儲器讀允許信號	由DSP的SDCAS/ARE和SDRAS/AOE邏輯得到
EWE#	O	外部存儲器寫允許信號	由DSP的SDWE/AWE透傳得到
看門狗及復位
RST_SYS#	I	看門狗芯片復位輸出信號	用于參與邏輯生成各芯片復位信號
WDI	O	清看門狗計數器信號	由DSP寫0x900c xxxx操作或GPIO取反產生清狗信號
PFO#	I	電源電壓過低報警	5V供電電壓低于4V時出現低電平。參與邏輯生成各芯片復位信號
REST_DSP#	O	DSP復位信號	DSP復位時間可以單獨調整
REST	O	高電平復位信號輸出	16C2550高電平復位
REST#	O	低電平復位信號輸出	其它芯片復位信號
中斷處理
INTA	I	串口芯片中斷信號	高電平有效
INTB	I	串口芯片中斷信號	高電平有效
GPIO4(INTS0#)	O	串口中斷0	發送給DSP，INTA取反得到,接DSP的GPIO4
GPIO5(INTS1#)	O	串口中斷1	發送給DSP，INTB取反得到，接DSP的GPIO5
其它信號
CLK50M	I	50M時鐘輸入	有源晶振一驅二，一路到DSP，一路到CPLD GCLK1輸入端
CLK25LXT	O	網口芯片25M時鐘	提供給LXT971(T觸發器)
CLK25PLL	O	PLL25M時鐘	由ICS512生成133M時鐘
FLASHWP#	O	FLASH寫保護	輸出低電平時禁止寫FLASH，用于程序代碼保護
LED[1..0]	O	LED指示燈	調試或維護使用，由DSP的GPIO[7..6]透傳得到(LED0為心跳顯示)
GPIO6、GPIO7	I	DSP通用IO	用于控制LED并清看門狗
GPIO[9…12]	I	DSP通用IO	GPIO9控制485收發，其余備用
ALM_Q	O	報警開關量控制	輸出到連接板的開關量(OC門)。最大上拉電平為9V，灌電流為500mA
ALM_S	O	報警音頻輸出	輸出控制蜂鳴器
RESV	O	預留擴展輸出	同ALM_Q
RT485	O	485收發模式選擇	由GPIO9透傳得到

　　系統共計使用23個輸入腳，25個輸出腳。報警聲調部分可能需要宏單元比較多，時鐘源為50M時鐘。可能需要20-30個宏單元，其他部分需要宏單元較少，總共應不超過55個宏單元。選擇EPM3064能滿足設計需求。

　　元件數據手冊里沒有芯片管腳名稱，需到altera下載封裝及引腳信息。

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

JD642 CPLD部分設計

JD642　CPLD部分設計