|
|
晶振（Oscillator）是不需要電容的，晶體（Crystal）才需要電容。晶振的實(shí)際頻率和標(biāo)稱頻率之間的關(guān)系：Fx = F0(1+C1/(C0+CL))^(1/2);而 CL = Cg*Cd/(Cg+Cd)+Cs;其中Cs為雜散電容，Cg和Cd為我們外部加的兩個(gè)電容，通常大家取值相等，它們對(duì)串聯(lián)起來加上雜散電容即為晶振的負(fù)載電容CL.具體公式不用細(xì)想，我們可以從中得知負(fù)載電容的減小可以使實(shí)際頻率Fx變大，我們可以改變的只有Cg和Cd，通過初步的計(jì)算發(fā)現(xiàn)CL改變1pF,Fx可以改變幾百Hz。原有電路使用的是33pF的兩個(gè)電容，則并聯(lián)起來是16.5pF，我們的貼片電容只有27pF,33pF，39pF,所以我們選用了27pF和39pF并聯(lián)，則電容為15.95pF。電容焊好后，測(cè)量比原來大了200多赫茲，落在了設(shè)計(jì)范圍內(nèi)。
結(jié)論：晶振電路上的兩個(gè)電容可以不相等，通過微調(diào)電容的值可以微調(diào)晶振的振蕩頻率，不過如果你測(cè)了幾片晶振，頻率有大有小，而且偏移較大，那么這個(gè)晶振就是不合格的。
晶體的datasheet中所講的負(fù)載電容，就是兩引腳所接的電容以及內(nèi)部寄生的電容和布局引入的電容的總和，如果匹配合適，其頻偏就越小，當(dāng)然實(shí)際的個(gè)體差異，就需要適當(dāng)調(diào)整。具體的計(jì)算公式上面已經(jīng)給出，但是對(duì)于晶振的負(fù)載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,Cic（集成電路內(nèi)部電容）+△C（PCB上電容).就是說負(fù)載電容15pf的話，兩邊個(gè)接27pf的差不多了，一般a為6.5～13.5pF中所提到的Cic，個(gè)人理解應(yīng)該是晶體內(nèi)部晶片引線間的寄生電容，此電容一般最大值在7pf（datasheet給出的值），實(shí)際一般在3~5pF，在計(jì)算外接的兩個(gè)電容值時(shí)，要考慮到此值。
晶體兩引腳之間所接的電阻，阻值一般在幾兆歐姆，原理也講到了，實(shí)際批量產(chǎn)品應(yīng)用中如果有不易起振的情況一般加上有效，但是多數(shù)情況下，IC內(nèi)部已經(jīng)有了就不需要了。
對(duì)于晶體的外殼在生產(chǎn)時(shí)是否需要接地，從我們的產(chǎn)品大批量生產(chǎn)出貨來看的話，是沒有什么差別，在參觀晶體生產(chǎn)廠家時(shí)，有碰到專門在晶體外殼下放一個(gè)絕緣墊把晶體和板子隔開的產(chǎn)品，說是有客戶這么要求的，不知接地是否有明確的影響大家可以討論下。
有些晶體在使用時(shí)，會(huì)在晶體輸入引腳XI上串聯(lián)一個(gè)電阻，阻值在幾十到幾百歐姆間，有人說是改善輸入電平，實(shí)際調(diào)試時(shí)，會(huì)影響到頻偏精度。不知那位高手對(duì)此比較熟悉，請(qǐng)多多指點(diǎn)一下。設(shè)計(jì)時(shí)，晶體下方和輸入輸出引線一般要盡可能的完整包地。 |
|
