直接數(shù)字頻率合成（DDS）是二十世紀(jì)七十年代初提出的一種全數(shù)字的頻率合成技術(shù)，其查表合成變形的方法可以滿足產(chǎn)生任意波形的要求。隨著現(xiàn)場可編程門陣列（FPGA）的快速發(fā)展，其具有高速度、集成度高和可實現(xiàn)大容量存儲功能的特性，從而有效的實現(xiàn)了DDS技術(shù)，提高了技術(shù)同時降低了成本。

  本設(shè)計使用Altera公司出廠的暴風(fēng)四代EP4CE6E22C8開發(fā)板作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用該芯片的超大集成性和快速性。論文首先對DDS的基本原理和輸出信號的頻譜特性進行了理論分析，可以通過增大有效波形的儲存容量、修改頻率控制字來改變輸出頻率等方法來合成信號頻譜純度。其次，本文利用Altera的設(shè)計工具Quartus ii 15.1.0 結(jié)合Verilg-HDL語言來設(shè)計硬件電路。在設(shè)計的過程中經(jīng)研究發(fā)現(xiàn)采用硬件編程的方法設(shè)計，很好的克服了在設(shè)計上出現(xiàn)的芯片和控制接口的難題。第三步，通過時鐘信號驅(qū)動開發(fā)板，在經(jīng)動態(tài)掃描過程把硬件電路輸出的信號進PWM輸出顯示在四位數(shù)碼管上。本文既做仿真也做實物，仿真主要是通過Quartus ii 自帶的仿真器進行仿真。

  通過示波器測量表明，由FPGA可設(shè)計出簡易的信號發(fā)生器，其可以輸出頻率在100KHz以內(nèi)且頻率可調(diào)的三角波、正弦波和方波三種波形，經(jīng)再三調(diào)試設(shè)定的頻率值與輸出頻率值誤差小于1Hz。