直接數字頻率合成（DDS）是二十世紀七十年代初提出的一種全數字的頻率合成技術，其查表合成變形的方法可以滿足產生任意波形的要求。隨著現場可編程門陣列（FPGA）的快速發展，其具有高速度、集成度高和可實現大容量存儲功能的特性，從而有效的實現了DDS技術，提高了技術同時降低了成本。

  本設計使用Altera公司出廠的暴風四代EP4CE6E22C8開發板作為產生波形數據的主芯片，充分利用該芯片的超大集成性和快速性。論文首先對DDS的基本原理和輸出信號的頻譜特性進行了理論分析，可以通過增大有效波形的儲存容量、修改頻率控制字來改變輸出頻率等方法來合成信號頻譜純度。其次，本文利用Altera的設計工具Quartus ii 15.1.0 結合Verilg-HDL語言來設計硬件電路。在設計的過程中經研究發現采用硬件編程的方法設計，很好的克服了在設計上出現的芯片和控制接口的難題。第三步，通過時鐘信號驅動開發板，在經動態掃描過程把硬件電路輸出的信號進PWM輸出顯示在四位數碼管上。本文既做仿真也做實物，仿真主要是通過Quartus ii 自帶的仿真器進行仿真。

  通過示波器測量表明，由FPGA可設計出簡易的信號發生器，其可以輸出頻率在100KHz以內且頻率可調的三角波、正弦波和方波三種波形，經再三調試設定的頻率值與輸出頻率值誤差小于1Hz。