設計電源時的注意事項，大家可以看看，學習學習
目 錄
1 為什么要重視電源噪聲問題？.................................................................... - 1 -
2 電源系統噪聲余量分析................................................................................ - 1 -
3 電源噪聲是如何產生的？............................................................................ - 2 -
4 電容退耦的兩種解釋.................................................................................... - 3 -
4.1 從儲能的角度來說明電容退耦原理。.............................................. - 3 -
4.2 從阻抗的角度來理解退耦原理。...................................................... - 4 -
5 實際電容的特性............................................................................................ - 5 -
6 電容的安裝諧振頻率.................................................................................... - 8 -
7 局部去耦設計方法...................................................................................... - 10 -
8 電源系統的角度進行去耦設計.................................................................. - 12 -
8.1 著名的 Target Impedance（目標阻抗）.......................................... - 12 -
8.2 需要多大的電容量............................................................................ - 13 -
8.3 相同容值電容的并聯........................................................................ - 15 -
8.4 不同容值電容的并聯與反諧振（Anti-Resonance）...................... - 16 -
8.5 ESR對反諧振（Anti-Resonance）的影響...................................... - 17 -
8.6 怎樣合理選擇電容組合.................................................................... - 18 -
8.7 電容的去耦半徑................................................................................ - 20 -
8.8 電容的安裝方法................................................................................ - 21 -
9 結束語.......................................................................................................... - 24 -
電源完整性設計詳解
1、為什么要重視電源噪聲問題？
芯片內部有成千上萬個晶體管，這些晶體管組成內部的門電路、組合邏輯、寄存器、計
數器、延遲線、狀態機、以及其他邏輯功能。隨著芯片的集成度越來越高，內部晶體管數量
越來越大。芯片的外部引腳數量有限，為每一個晶體管提供單獨的供電引腳是不現實的。芯
片的外部電源引腳提供給內部晶體管一個公共的供電節點， 因此內部晶體管狀態的轉換必然
引起電源噪聲在芯片內部的傳遞。
對內部各個晶體管的操作通常由內核時鐘或片內外設時鐘同步， 但是由于內部延時的差
別，各個晶體管的狀態轉換不可能是嚴格同步的，當某些晶體管已經完成了狀態轉換，另一
些晶體管可能仍處于轉換過程中。 芯片內部處于高電平的門電路會把電源噪聲傳遞到其他門
電路的輸入部分。如果接受電源噪聲的門電路此時處于電平轉換的不定態區域，那么電源噪
聲可能會被放大，并在門電路的輸出端產生矩形脈沖干擾，進而引起電路的邏輯錯誤。芯片
外部電源引腳處的噪聲通過內部門電路的傳播，還可能會觸發內部寄存器產生狀態轉換。
除了對芯片本身工作狀態產生影響外，電源噪聲還會對其他部分產生影響。比如電源噪
完整的pdf格式文檔51黑下載地址（共26頁）：
電源完整性設計詳解.rar
(255.38 KB, 下載次數: 86)
2017-7-12 08:44 上傳
點擊文件名下載附件
|
