上海 華東師范大學 通信工程系 ma-chao
一、基本概念
1．ARM cortex_m3 內核支持 256 個中斷（16 個內核+240 外部）和可編程 256 級中斷優先級的設置，與其相關的中斷控制和中斷優先級控制寄存器（NVIC、SYSTICK 等）也都屬于cortex_m3 內核的部分。STM32 采用了cortex_m3 內核，所以這部分仍舊保留使用，但 STM32并沒有使用 cortex_m3 內核全部的東西（如內存保護單元 MPU 等），因此它的 NVIC 是cortex_m3 內核的 NVIC 的子集。
2．STM32 目前支持的中斷共為 84 個（16 個內核+68 個外部） ，和 16 級可編程中斷優先級的設置（僅使用中斷優先級設置 8bit 中的高 4 位，見后面解釋）。《參考最新 101xx-107xx STM32 Reference manual, RM0008》。
3．以下主要對“外部中斷通道”進行說明。
對于 cortex_m3 內核所支持的 240 個外部中斷，我在這里使用了“中斷通道”這個概念，因為盡管每個中斷對應一個外圍設備，但該外圍設備通常具備若干個可以引起中斷的中斷源或中斷事件。而該設備的所有的中斷都只能通過該指定的“中斷通道”向內核申請中斷。因此，下面關于中斷優先級的概念都是針對“中斷通道”的。當該中斷通道的優先級確定后，也就確定了該外圍設備的中斷優先級，并且該設備所能產生的所有類型的中斷，都享有相同的通道中斷優先級。至于該設備本身產生的多個中斷的執行順序，則取決于用戶的中斷服務程序。
完整的pdf格式文檔51黑下載地址（共8頁）：
STM32中斷優先級與相關使用概念.pdf
(139.04 KB, 下載次數: 41)
2017-7-22 19:35 上傳
點擊文件名下載附件
STM32中斷優先級與相關使用概念
|
