蕉伊人,天天干人人,国产精品久久综合

新窗全部主題最新主題最新回復熱門熱帖精華更多 \| 顯示置頂		作者	回復/查看	最后發表


預覽基于verilog語言的交通信號燈設計分享	uid:377043 2018-7-22 08:00	68451	2020-12-20 20:48
預覽 FPGA SPI接口和ds1302實時時鐘	uid:240399 2018-12-24 11:09	14072	2020-12-18 09:01
預覽 FPGA+DSP的高速AD采集處理開發詳解	uid:336245 2020-6-18 10:33	44387	2020-12-17 15:27
預覽 verilog源碼資料-FIR濾波器設計	uid:704585 2020-12-13 14:54	02552	2020-12-13 14:54
預覽 DDS原理簡介(中文).pdf	uid:704585 2020-12-10 16:23	02954	2020-12-10 16:23
預覽 Verilog變量 reg型介紹	uid:579775 2020-12-9 20:19	011025	2020-12-9 20:19
預覽 FPGA/ASIC筆試面試題下載	uid:855636 2020-12-6 21:48	12514	2020-12-8 17:10
預覽 Verilog 變量	uid:579775 2020-12-8 17:04	02520	2020-12-8 17:04
預覽 Verilog HDL常量	uid:579775 2020-12-7 17:17	03041	2020-12-7 17:17
預覽 3-8編碼器的Quartus II實現	uid:855520 2020-12-6 18:29	02541	2020-12-6 18:29
預覽 VHDL實現3-8譯碼器的簡單實例	uid:850870 2020-11-28 20:22	13032	2020-12-6 18:17
預覽 Verilog HDL中數據類型及其常量、變量	uid:579775 2020-12-6 17:17	03097	2020-12-6 17:17
預覽學習FPGA,選擇VHDL還是Verilog	uid:704585 2020-12-5 11:57	02838	2020-12-5 11:57
預覽自動售貨機的設計與仿真 Verilog HDL課程設計	uid:244256 2017-10-30 16:41	15512	2020-11-27 11:37
預覽外部高速緩存SDRAM的基本讀寫流程	uid:273087 2020-11-18 16:01	12739	2020-11-18 16:02
預覽用VHDL設計計數、譯碼顯示電路附源程序	uid:556863 2020-11-16 20:24	03243	2020-11-16 20:24
預覽用VHDL設計4位全加器源程序	uid:556863 2020-11-16 20:21	03020	2020-11-16 20:21
預覽用EDA中VHDL語言編寫多路選擇器源程序	uid:556863 2020-11-16 20:17	02223	2020-11-16 20:17
預覽基于FPGA的交通燈設計-含源碼	uid:727047 2020-4-11 17:13	27150	2020-11-11 12:41
預覽 EDA出租車計價器和時鐘設計 Verilog源程序	uid:329016 2020-11-4 20:18	03216	2020-11-4 20:18
預覽 fpga SPI接口源代碼	uid:581831 2020-10-24 10:29	02909	2020-10-24 10:29
預覽基于FPGA的DDS Verilog源代碼下載	uid:516795 2020-10-21 22:26	02717	2020-10-21 22:26
預覽 Altera推薦的HDL代碼風格2014.pdf	uid:704585 2020-10-21 17:28	01874	2020-10-21 17:28
預覽基于FPGA的FFT(2048點)程序	uid:399339 2020-10-15 15:00	13251	2020-10-15 15:44
預覽 fpga時序約束資料下載	uid:704585 2020-10-14 21:33	02092	2020-10-14 21:33
預覽 Xilinx Virtex-6 ALTIUM集成庫下載	uid:164507 2020-10-5 14:34	02439	2020-10-5 14:34
預覽解決#error This file requires compiler and library support for the ISO C++ 2...	uid:51024 2014-7-30 14:08	121169	2020-9-14 11:04
預覽我的數字電位器FPGA verilog i2c控制設計含源碼文檔原理圖	uid:429897 2019-2-14 14:20	14099	2020-9-13 19:31
預覽 FPGA驅動LCD12864顯示圖像的源碼與資料分享	uid:240399 2018-9-27 19:26	57616	2020-9-7 10:37
預覽 Quartus Signaltap IIC協議EEPROM學習感悟	uid:607695 2020-7-28 23:16	12841	2020-8-12 18:18
預覽一場由FPGA觸發的芯片戰爭	uid:704585 2020-8-4 10:21	02339	2020-8-4 10:21
預覽 FPGA開發板內部ram操作	uid:273087 2020-7-20 14:39	22527	2020-7-22 14:18
預覽 FPGA各種數字電路模擬	uid:704585 2020-7-22 10:03	02774	2020-7-22 10:03
預覽 Quartus用rom實現譯碼電路	uid:517607 2020-7-14 13:18	02733	2020-7-14 13:18
預覽 FPGA自動售貨機設計僅供交流	uid:796559 2020-7-3 15:42	02749	2020-7-9 17:04
預覽 FPGA四路PWM脈沖頻率與占空比可調控制Verilog HDL源碼	uid:262194 2019-1-12 20:04	98290	2020-7-7 17:40
預覽基于FPGA 的正弦波發生器設計	uid:229969 2017-8-31 06:28	25114	2020-7-6 12:08
預覽 Altera Quartus車尾燈控制系統設計	uid:659222 2019-12-9 00:14	12947	2020-7-6 11:55
預覽 FPGA學習-BCD計數器設計與驗證	uid:108531 2016-3-12 22:40	16782	2020-7-4 13:12
預覽 FPGA數字搶答器的設計 Verilog程序	uid:424073 2020-7-2 19:01	03820	2020-7-2 19:01
預覽用Verilog（FPGA）實現USB源代碼	uid:704585 2020-7-2 14:39	03083	2020-7-2 14:39
預覽基于FPGA的五級流水線CPU設計	uid:795612 2020-7-2 13:37	03290	2020-7-2 13:37
預覽 Verilog狀態機實現序列檢測	uid:105323 2016-2-23 01:18	16918	2020-6-28 18:49
預覽 FPGA開發板為什么要使用SDRAM?	uid:273087 2020-6-28 14:14	02675	2020-6-28 14:14
預覽 ISP1032數字邏輯EDA設計—電子鐘（VHDL代碼）	uid:785709 2020-6-24 18:39	04102	2020-6-24 18:39
預覽 aes_128算法verilog實現程序	uid:613509 2019-9-19 11:20	12832	2020-6-23 08:56
預覽基于FPGA的數字跑表代碼	uid:460004 2019-1-2 14:08	34706	2020-6-17 21:35
預覽基于FPGA的數字電子時鐘設計與實現,含源碼,原理圖與WORD格式論文	uid:300822 2018-4-2 14:03	119794	2020-6-17 17:29
預覽 “梁祝”樂曲演奏vhdl源程序	uid:704585 2020-6-16 10:12	02750	2020-6-16 10:12
預覽 FPGA_EP4CE6E22C8_EVB_V10 原理圖及PCB分享 AD軟件畫的	uid:192761 2017-4-23 17:24	3815342	2020-6-9 09:43

排序: 發帖時間| 回復/查看| 查看
時間: 全部時間| 一天| 兩天| 一周| 一個月| 三個月

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

版塊導航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發帖