国产视频一区在线,精品在线播放,亚洲精品在线免费

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽大師談FPGA	uid:109770 2016-3-22 20:05	13197	2017-3-31 10:28
預(yù)覽交通燈控制系統(tǒng)EDA VHDL語言和QuartusII 12.0軟件	uid:183257 2017-3-25 15:19	04543	2017-3-25 15:19
預(yù)覽 8位加法計(jì)數(shù)器 vhdl程序	uid:147586 2016-11-13 00:07	15618	2017-3-23 02:55
預(yù)覽 VerilogHDL那些事兒_建模篇很好的pdf電子書圖文并茂條理清晰	uid:166706 2017-2-26 12:17	15336	2017-2-27 17:13
預(yù)覽呵呵，上傳一個FPGA疊加的效果圖	uid:114320 2016-5-10 03:38	45300	2017-2-26 12:13
預(yù)覽基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計(jì)	uid:165555 2017-2-20 16:08	03574	2017-2-20 16:08
預(yù)覽 CPU行為模型vhdl	uid:161488 2017-1-27 14:56	05275	2017-1-27 14:56
預(yù)覽 FPGA技術(shù)的五大優(yōu)勢	uid:101093 2016-12-14 18:12	03307	2016-12-14 18:12
預(yù)覽交通燈設(shè)計(jì) _VHDL（程序見附件）	uid:153825 2016-12-11 11:18	05025	2016-12-11 11:18
預(yù)覽 FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享	uid:153048 2016-12-7 22:42	03481	2016-12-7 22:42
預(yù)覽推薦一種新型內(nèi)存擴(kuò)充方案：串行PSRAM	uid:152336 2016-12-6 09:30	03882	2016-12-6 09:30
預(yù)覽基于Quartus的分頻器設(shè)計(jì)（含原理圖及代碼兩種方法）	uid:150657 2016-12-2 23:56	014977	2016-12-2 23:56
預(yù)覽分頻器Verilog設(shè)計(jì)	uid:112613 2016-11-25 22:19	04511	2016-11-25 22:19
預(yù)覽四人搶答器	uid:112613 2016-11-25 22:03	07609	2016-11-25 22:03
預(yù)覽 vhdl測量頻率并用數(shù)碼管顯示程序	uid:149351 2016-11-21 22:10	03636	2016-11-21 22:10
預(yù)覽 VHDL數(shù)字電子鐘設(shè)計(jì)	uid:143948 2016-10-22 17:29	03733	2016-10-22 17:29
預(yù)覽 FPGA模擬設(shè)計(jì)的計(jì)算器	uid:137190 2016-9-27 23:54	03929	2016-9-27 23:54
預(yù)覽 FPGA健身自行車控制器可編程數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)報告	uid:137190 2016-9-26 13:00	04604	2016-9-26 13:00
預(yù)覽基于IP核的FPGA 設(shè)計(jì)方法	uid:109770 2016-3-22 22:59	14890	2016-7-9 21:59
預(yù)覽 FPGA Verilog語言中阻塞賦值與非阻塞賦值個人看法	uid:128229 2016-6-27 01:10	13773	2016-7-3 16:38
預(yù)覽 FPGA流水燈代碼—從零開始	uid:128229 2016-6-29 14:53	15024	2016-7-3 16:09
預(yù)覽我遇到的quartus錯誤與警告	uid:128229 2016-6-29 14:45	04995	2016-6-29 14:45
預(yù)覽一位FPGA高人的文章	uid:128229 2016-6-29 01:33	02730	2016-6-29 01:33
預(yù)覽明德?lián)PFPGA視頻教程—FPGA知識精華大串講	uid:121960 2016-5-19 14:55	03391	2016-5-19 14:55
預(yù)覽如何在Quartus II 中調(diào)用Modelsim SE進(jìn)行門級仿真調(diào)試	uid:113276 2016-4-10 14:45	114193	2016-5-12 15:05
預(yù)覽急求基于FPGA的示波器制作資料	uid:114599 2016-5-4 20:26	03279	2016-5-4 20:26
預(yù)覽差分編碼小程序	uid:116080 2016-4-23 10:20	03104	2016-4-23 10:20
預(yù)覽可維護(hù)，可移植的verilog工程設(shè)計(jì)技巧	uid:113517 2016-4-15 01:57	05876	2016-4-15 01:57
預(yù)覽 FPGA學(xué)習(xí)筆記之嵌入式鎖相環(huán)模塊ALTPLL的配置和調(diào)用	uid:113276 2016-4-10 14:47	05309	2016-4-10 14:47
預(yù)覽如何在Win10-64位-VS2015環(huán)境下配置Opencv3.0.0	uid:113276 2016-4-10 14:42	02842	2016-4-10 14:42
預(yù)覽拉普拉斯	uid:113276 2016-4-10 14:38	02708	2016-4-10 14:38
預(yù)覽 QuartusII錯誤分析	uid:113276 2016-4-10 14:37	03875	2016-4-10 14:37
預(yù)覽同步復(fù)位和異步復(fù)位的比較	uid:113276 2016-4-10 14:37	04917	2016-4-10 14:37
預(yù)覽 vhdl多功能電子秒表程序	uid:112317 2016-4-7 01:15	04612	2016-4-7 01:15
預(yù)覽 EDA乒乓球	uid:111475 2016-3-30 23:20	03758	2016-3-30 23:20
預(yù)覽 CPLD多波形信號發(fā)生器	uid:111475 2016-3-30 21:17	09824	2016-3-30 21:17
預(yù)覽 FPGA與CPU的異同	uid:109770 2016-3-23 00:25	03058	2016-3-23 00:25
預(yù)覽脈沖邊沿檢測法	uid:109770 2016-3-23 00:25	03158	2016-3-23 00:25
預(yù)覽夏宇聞教授談FPGA工程師的入門學(xué)習(xí)	uid:109770 2016-3-22 23:38	03605	2016-3-22 23:38
預(yù)覽 Verilog代碼命名六大黃金規(guī)則	uid:109770 2016-3-22 23:34	02726	2016-3-22 23:34
預(yù)覽可編程器件的一些特殊符號 PLD器件中的連接方式	uid:109770 2016-3-22 23:11	13234	2016-3-22 23:12
預(yù)覽從自學(xué)FPGA到權(quán)威翻譯的這五年—特權(quán)同學(xué)，永遠(yuǎn)忠于年輕時的夢想	uid:109770 2016-3-22 23:08	010925	2016-3-22 23:08
預(yù)覽高性能FPGA綜合工具Synplify Pro	uid:109770 2016-3-22 22:59	06312	2016-3-22 22:59
預(yù)覽 FPGA資深FAE的經(jīng)驗(yàn)獨(dú)白	uid:109770 2016-3-22 22:58	02889	2016-3-22 22:58
預(yù)覽關(guān)于狀態(tài)機(jī)的編碼（獨(dú)熱碼和格雷碼）	uid:109770 2016-3-22 22:57	09203	2016-3-22 22:57
預(yù)覽有些人注定是你生命中的過客	uid:109770 2016-3-22 22:51	04214	2016-3-22 22:51
預(yù)覽 Verilog三段式狀態(tài)機(jī)描述及模版	uid:109770 2016-3-22 22:17	06437	2016-3-22 22:17
預(yù)覽 FPGA大公司面試筆試數(shù)電部分，看看你會多少	uid:109770 2016-3-22 20:11	07312	2016-3-22 20:11
預(yù)覽 Can't place multiple pins assigned to pin location Pin ...	uid:109770 2016-3-22 20:07	04245	2016-3-22 20:07
預(yù)覽 FPGA學(xué)習(xí)-高性能計(jì)數(shù)器IP核調(diào)用與驗(yàn)證	uid:108531 2016-3-12 22:42	16456	2016-3-14 00:29

排序: 發(fā)帖時間| 回復(fù)/查看| 查看
時間: 全部時間| 一天| 兩天| 一周| 一個月| 三個月

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

版塊導(dǎo)航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發(fā)帖