99久久99,欧美一区二区久久久,亚洲精品免费在线视频

新窗全部主題最新主題最新回復熱門熱帖精華更多 \| 顯示置頂		作者	回復/查看	最后發表


預覽 FPGA學習-3-8譯碼器設計驗證	uid:108531 2016-3-12 22:46	05830	2016-3-12 22:46
預覽 FPGA學習-例解阻塞賦值與非阻塞賦值	uid:108531 2016-3-12 22:34	06496	2016-3-12 22:34
預覽 FPGA學習-按鍵消抖模塊設計與驗證A	uid:108531 2016-3-12 22:30	08683	2016-3-12 22:30
預覽 FPGA學習–串口發送模塊與驗證	uid:108531 2016-3-12 22:12	05256	2016-3-12 22:12
預覽關于FPGA學習過程中的tcl文件與qsf文件	uid:104126 2016-1-23 00:13	15358	2016-3-11 23:43
預覽 FPGA數碼管交換顯示報錯	uid:262 2016-3-11 21:11	02641	2016-3-11 21:11
預覽 Verilog中阻塞賦值和非阻塞賦值的正確使用	uid:72008 2015-1-12 02:10	14333	2016-3-7 22:44
預覽 SOPC中自定義元件的端口設置解析	uid:107189 2016-3-4 20:44	04201	2016-3-4 20:44
預覽 FPGA學習之--如何在Quartus II 中調用Modelsim SE進行仿真調試	uid:105323 2016-3-4 01:29	07296	2016-3-4 01:29
預覽 FPGA學習之引腳分配	uid:105323 2016-3-4 01:28	03842	2016-3-4 01:28
預覽 FPGA學習之嵌入式鎖相環模塊ALTPLL的配置和調用	uid:105323 2016-3-4 01:28	06423	2016-3-4 01:28
預覽 quartus_II無法生成pof文件+CPLD+FPGA+Verilog+HDL	uid:105323 2016-2-23 19:09	04293	2016-2-23 19:09
預覽 CPLD+FPGA+Verilog HDL記錄	uid:105323 2016-2-23 19:06	01510	2016-2-23 19:06
預覽 verilog中`timescale的定義與作用	uid:105323 2016-2-23 17:45	05986	2016-2-23 17:45
預覽串口模塊	uid:105323 2016-2-23 17:44	03197	2016-2-23 17:44
預覽 reg型和memory型數據	uid:105323 2016-2-23 17:42	04390	2016-2-23 17:42
預覽兩儀性與多義性的問題	uid:105323 2016-2-23 17:41	02620	2016-2-23 17:41
預覽 verilog HDL中wire和reg的區別	uid:105323 2016-2-23 17:39	04734	2016-2-23 17:39
預覽 FPGA基礎知識及其工作原理	uid:105323 2016-2-23 04:07	13274	2016-2-23 13:00
預覽 Quartus II常見錯誤	uid:105323 2016-2-23 04:05	08701	2016-2-23 04:05
預覽 SOPC自定義外設	uid:105323 2016-2-23 04:03	02582	2016-2-23 04:03
預覽 signaltap使用簡記	uid:105323 2016-2-23 04:02	014614	2016-2-23 04:02
預覽 Quartus II宏功能模塊	uid:105323 2016-2-23 04:01	04094	2016-2-23 04:01
預覽 DMA控制器使用	uid:105323 2016-2-23 03:59	02816	2016-2-23 03:59
預覽在Quartus中利用SOPC Builder做總線仲裁	uid:105323 2016-2-23 03:58	03490	2016-2-23 03:58
預覽自定義外設	uid:105323 2016-2-23 03:56	02597	2016-2-23 03:56
預覽 verilog綜合小結	uid:105323 2016-2-23 03:54	02477	2016-2-23 03:54
預覽 SOPC自定義模塊的添加和接口信號的自動識別	uid:105323 2016-2-23 03:47	03596	2016-2-23 03:47
預覽如何以32 bit的方式存取SDRAM	uid:105323 2016-2-23 03:35	04791	2016-2-23 03:35
預覽 Avalon-MM接口中waitrequest信號的實現	uid:105323 2016-2-23 03:34	05152	2016-2-23 03:34
預覽 sopc自定義外設設計總結	uid:105323 2016-2-23 03:32	03728	2016-2-23 03:32
預覽雙口RAM原理	uid:105323 2016-2-23 03:31	04208	2016-2-23 03:31
預覽 FPGA時序約束的幾種方法	uid:105323 2016-2-23 03:31	02946	2016-2-23 03:31
預覽添加時序約束的技巧分析	uid:105323 2016-2-23 03:30	03273	2016-2-23 03:30
預覽 FPGA設計中加時序約束	uid:105323 2016-2-23 03:29	02500	2016-2-23 03:29
預覽讀SRAM時序約束分析	uid:105323 2016-2-23 03:28	03325	2016-2-23 03:28
預覽在FPGA設計環境中加時序約束	uid:105323 2016-2-23 03:28	02685	2016-2-23 03:28
預覽 FPGA-愛FPGA，愛生活	uid:105323 2016-2-23 03:27	05017	2016-2-23 03:27
預覽扇入（fan-in）與扇出（fan-out）	uid:105323 2016-2-23 03:23	010617	2016-2-23 03:23
預覽時序約束幾個概念	uid:105323 2016-2-23 03:22	03819	2016-2-23 03:22
預覽寄存器、鎖存器和觸發器	uid:105323 2016-2-23 03:22	04161	2016-2-23 03:22
預覽 SignalTap II觀測wire型數據	uid:105323 2016-2-23 03:21	03167	2016-2-23 03:21
預覽 Verilog中parameter和define的區別	uid:105323 2016-2-23 03:20	04820	2016-2-23 03:20
預覽 Verilog狀態機學習	uid:105323 2016-2-23 03:19	03535	2016-2-23 03:19
預覽 Verilog中函數與任務比較	uid:105323 2016-2-23 03:15	02774	2016-2-23 03:15
預覽提高FPGA系統的工作速度	uid:105323 2016-2-23 02:20	04041	2016-2-23 02:20
預覽 Quartus 的文件管理	uid:105323 2016-2-23 01:37	03222	2016-2-23 01:37
預覽 FPGA時鐘管理—PLL和DLL	uid:105323 2016-2-23 01:27	07562	2016-2-23 01:27
預覽四種常用FPGA/CPLD設計思想與技巧	uid:105323 2016-2-23 01:25	02007	2016-2-23 01:25
預覽 FPGA電壓	uid:105323 2016-2-23 01:24	02156	2016-2-23 01:24

排序: 發帖時間| 回復/查看| 查看
時間: 全部時間| 一天| 兩天| 一周| 一個月| 三個月

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

版塊導航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發帖