网址av,久久高清,99精品在线免费

新窗全部主題最新主題最新回復熱門熱帖精華更多 \| 顯示置頂		作者	回復/查看	最后發表


預覽時序分析—多周期路徑（Multicycle Paths）檢查網表文件 Altera器件時序模型	uid:105323 2016-2-23 01:21	17218	2016-2-23 01:23
預覽 Verilog實現時鐘的奇數分頻	uid:105323 2016-2-23 01:20	04355	2016-2-23 01:20
預覽同步FIFO和異步FIFO的Verilog實現	uid:105323 2016-2-23 01:19	08877	2016-2-23 01:19
預覽同步FIFO的Verilog實現	uid:105323 2016-2-23 01:19	03720	2016-2-23 01:19
預覽單精度二進制數表示	uid:105323 2016-2-23 01:16	02895	2016-2-23 01:16
預覽 FPGA基本結構	uid:105323 2016-2-23 01:16	02490	2016-2-23 01:16
預覽 HDL 4.5倍分頻	uid:105323 2016-2-23 01:15	02565	2016-2-23 01:15
預覽 FPGA時序時序分析中的基本概念	uid:105323 2016-2-23 01:13	05065	2016-2-23 01:13
預覽基于FPGA的嵌入式系統設計思考之一二	uid:103513 2016-1-17 03:46	02719	2016-2-8 14:43
預覽 FPGA工程師面試試題100	uid:104835 2016-2-1 00:30	04277	2016-2-1 00:30
預覽 FPGA中的亞穩態和異步FIFO的作用	uid:104835 2016-2-1 00:22	02949	2016-2-1 00:22
預覽 modelsim很好用！！做RTL級仿真比Quartus好用多了！！推薦！！	uid:104287 2016-1-31 23:51	010222	2016-1-31 23:51
預覽 Libero License 申請	uid:104287 2016-1-31 23:49	03936	2016-1-31 23:49
預覽 FPGA邏輯綜合	uid:104287 2016-1-31 23:48	03101	2016-1-31 23:48
預覽 FPGA—LUT 結構介紹	uid:104287 2016-1-31 23:44	05212	2016-1-31 23:44
預覽 FPGA幾種特殊分頻方式	uid:104287 2016-1-31 23:42	03820	2016-1-31 23:42
預覽 SCFIFO與DCFIFO功能塊的原理與使用方法	uid:104287 2016-1-31 04:36	06882	2016-1-31 04:36
預覽影響FPGA設計中時鐘因素的探討	uid:104287 2016-1-31 04:30	02715	2016-1-31 04:30
預覽 HDMI EDID擴展字節(0x80 ~ 0xFF)	uid:104287 2016-1-31 04:29	05083	2016-1-31 04:29
預覽門控時鐘和時鐘使能的理解	uid:104287 2016-1-31 04:28	011390	2016-1-31 04:28
預覽 NIOS II 軟核性能標準	uid:104287 2016-1-31 04:23	03196	2016-1-31 04:23
預覽全局時鐘--復位設計	uid:104287 2016-1-31 04:22	03287	2016-1-31 04:22
預覽 FPGA中亞穩態—讓你無處可逃	uid:104287 2016-1-31 04:20	02973	2016-1-31 04:20
預覽嵌入式邏輯分析儀SignalTap II 設計范例	uid:104287 2016-1-31 04:18	03042	2016-1-31 04:18
預覽 NIOS II 9.1 SP1中斷問題	uid:104287 2016-1-31 04:17	04559	2016-1-31 04:17
預覽 quartus6 中文手冊節選	uid:104287 2016-1-31 03:53	02431	2016-1-31 03:53
預覽 Altera的時序分析(setup/hold實圖版本)	uid:104287 2016-1-31 03:50	03475	2016-1-31 03:50
預覽時序約束中跨時鐘域的時鐘約束	uid:104287 2016-1-31 03:49	03144	2016-1-31 03:49
預覽 set_false_paths	uid:104287 2016-1-31 03:47	02848	2016-1-31 03:47
預覽 cyclone 2開發板原理圖和pcb文件下載	uid:104287 2016-1-30 20:04	04979	2016-1-30 20:04
預覽 FPGA掃盲之：初學建議	uid:104287 2016-1-30 04:41	03747	2016-1-30 04:41
預覽關于nios，一個高人的一些見解	uid:104287 2016-1-30 04:38	02843	2016-1-30 04:38
預覽 FPGA學習日志	uid:104287 2016-1-30 04:35	12716	2016-1-30 04:35
預覽有限狀態機設計的一般步驟	uid:104287 2016-1-30 04:33	05688	2016-1-30 04:33
預覽 FPGA芯片管腳解釋	uid:104287 2016-1-30 04:32	02778	2016-1-30 04:32
預覽 Verilog數字系統設計	uid:104287 2016-1-30 03:40	03074	2016-1-30 03:40
預覽 quartusII原理圖輸入設計詳解攻略	uid:104287 2016-1-30 03:30	05952	2016-1-30 03:30
預覽 Critical Warning: Synopsys Design Constraints File file not found: FPGA中的警告	uid:104126 2016-1-23 00:15	021025	2016-1-23 00:15
預覽 visio畫程序流程圖	uid:102668 2016-1-16 06:53	06064	2016-1-16 06:53
預覽 FPGA難學有四大原因	uid:65439 2016-1-12 16:57	03238	2016-1-12 16:57
預覽求大神幫忙VHDL的算術計算器電路設計謝謝	uid:97511 2015-11-28 22:17	13011	2015-11-29 18:16
預覽哪些FPGA的管腳比較少？	uid:81283 2015-11-2 13:07	14116	2015-11-3 22:16
預覽搞定HDLCompiler:499 line:Illegal operation with real number	uid:91350 2015-11-1 18:03	05309	2015-11-1 18:03
預覽 FPGA應用—按鍵控制led 原理圖+程序+制作詳解	uid:91350 2015-11-1 17:11	010033	2015-11-1 17:11
預覽 FPGA應用—電子鐘程序+原理圖+制作詳解	uid:91350 2015-11-1 17:00	06871	2015-11-1 17:00
預覽 FPGA設計中的一個小分析	uid:91350 2015-11-1 16:49	02939	2015-11-1 16:49
預覽搞定can,t place multiple pins assigned to pin location pin_101	uid:91350 2015-11-1 16:03	015663	2015-11-1 16:03
預覽在verilog中調用VHDL模塊	uid:91350 2015-11-1 15:59	07565	2015-11-1 15:59
預覽 FPGA降低設計資源的技巧	uid:91350 2015-11-1 15:32	04340	2015-11-1 15:32
預覽邊沿檢測中需要注意的細節	uid:91350 2015-10-28 20:44	04657	2015-10-28 20:44

排序: 發帖時間| 回復/查看| 查看
時間: 全部時間| 一天| 兩天| 一周| 一個月| 三個月

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

版塊導航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發帖