VHDL硬件描述語言的精彩PPT課件下載(共127頁)

ID:207826 · 發(fā)表于 2017-6-4 22:14

一些VHDL的基礎知識，講述了VHDL的基本結構已經(jīng)開發(fā)的方法，是一個很詳細很好的ppt課件，里面有大量的開發(fā)實例，圖文并茂.

VHDL程序：

程序包：定義在設計結構體和實體中將用到的常數(shù)、

數(shù)據(jù)類型、子程序和設計好的電路單元等。

實體：設計系統(tǒng)單元所需要的輸入輸出端口信息。

結構體：描述電路單元具體的內(nèi)部結構和邏輯功能。

1、信號分外部端口信號和內(nèi)部信號，外部端口信號不需說明，
可直接使用。內(nèi)部信號賦值前必須定義。
2、信號的使用和定義范圍是實體、結構體和程序包。
3、信號不能在進程和子程序中定義，但可在進程中賦值。
4、信號在進程外賦值是并行執(zhí)行的，不允許同一信號有多個驅
動源，在進程中信號賦值順序執(zhí)行，進程被激活后，在進程結束
時才賦新值，最后一次賦值有效。
5、信號所賦值的數(shù)據(jù)類型必須與定義的數(shù)據(jù)類型一致。

信號（SIGNAL）和變量（VARIABLE）的區(qū)別：
1、信號賦值有延時，變量賦值沒有時間延時。
2、進程對信號敏感而對變量不敏感。
3、信號的功能可以保存變化的數(shù)據(jù)和連接子元件。
4、信號賦值<=;變量賦值：=
5、信號可以是多個進程間的全局信號，變量存在于定義它的進程中（局部）.