久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

 找回密碼
 立即注冊

QQ登錄

只需一步，快速開始

搜索
收藏本版 (27) |訂閱|存檔

FPGA/CPLD 今日: 1 |主題: 742|排名: 32 

作者 回復/查看 最后發(fā)表
全局置頂 隱藏置頂帖 預覽 關于整頓無意義的回帖 attachment  ...23456..32 uid:1 2015-5-22 02:41 1272464637 2025-6-25 17:22
隱藏置頂帖 預覽 新手發(fā)帖技巧 attachment  ...23456..37 uid:1 2016-5-3 04:24 1452399947 2025-6-24 22:42
  版塊主題   
預覽 出租車計費器verilog HDL源程序 attach_img uid:329016 2020-11-4 20:55 34840 2025-6-26 08:37
預覽 《數字邏輯基礎與Verilog設計》PDF文件 attachment uid:982068 2025-6-10 15:38 1350 2025-6-11 11:33
預覽 春節(jié)閑暇，學習下GAL16V8編程 attachment uid:137736 2025-2-1 14:10 4970 2025-6-9 16:21
預覽 一看就會用的可編程邏輯器件GAL16v8 新人帖 attachment heatlevel agree  ...2 uid:73422 2015-6-21 12:14 7120808 2025-6-9 16:20
預覽 FPGA信號發(fā)生器設計 含程序原理圖PCB 可產生正弦波 三角波 方波 幅度頻率控制 新人帖 attach_img digest heatlevel agree uid:201155 2017-5-15 22:45 813301 2025-5-17 09:28
預覽 一個I2C uvm agent attach_img uid:1149302 2025-4-29 17:23 01049 2025-4-29 17:23
預覽 RISC-V指令集詳解 RISCV-spec-v2.1中文版下載（共114頁pdf） attach_img heatlevel  ...2 uid:342727 2018-6-1 10:38 5745100 2025-4-23 08:51
預覽 基于MIG _IP核的DDR3讀寫模型自行搭建仿真平臺 attach_img uid:313887 2025-3-18 11:22 01094 2025-3-18 11:22
預覽 特權同學深入淺出玩轉FPGA源代碼 attachment uid:391144 2018-8-29 12:09 14825 2025-2-27 13:33
預覽 Quartus II官方教程 中文版使用說明下載（共250頁pdf） attach_img heatlevel uid:474666 2019-2-2 12:05 910699 2025-1-4 01:39
預覽 GPAG 串口基礎 uid:285416 2025-1-3 21:39 0530 2025-1-3 21:39
預覽 VERILONG串口單秒發(fā)數據簡單實例 attach_img uid:285416 2024-12-24 10:37 2523 2024-12-26 18:32
預覽 Verilog 6位數字頻率計設計 AX301 測量范圍1Hz~999999KHz attach_img agree uid:1140898 2024-12-23 12:17 0549 2024-12-23 12:17
預覽 fpga入門，接之前成功貼，調蓄USRT成功及經驗 attach_img agree uid:285416 2024-11-23 15:30 0756 2024-11-23 15:30
預覽 FPGA學習及設計中的注意事項 heatlevel - [回帖獎勵 18 ] uid:69352 2014-12-20 14:35 258565 2024-11-19 20:44
預覽 新手入門成功慶賀帖 attach_img uid:285416 2024-11-10 23:18 1793 2024-11-11 08:43
預覽 modelsim與debussy聯(lián)調環(huán)境的搭建 attach_img uid:91350 2015-11-1 15:55 26545 2024-10-10 14:50
預覽 verilog硬件語言入門教程（共172頁pdf下載） attach_img heatlevel uid:373087 2018-7-17 10:26 2830149 2024-9-30 14:15
預覽 分享一個Verilog HDL硬件描述語言的PDF資料,學校老師推薦的，語言通俗易懂 attach_img agree uid:580071 2021-4-21 22:49 14742 2024-9-30 14:13
預覽 好書推薦:VHDL語言100例詳解（共498頁）挺好的 attach_img heatlevel agree uid:287854 2018-3-5 17:29 2619543 2024-8-21 17:54
預覽 基于狀態(tài)機和VerilogHDL的學號顯示控制電路設計 attach_img uid:1126666 2024-6-24 01:19 01280 2024-6-24 01:19
預覽 FPGA系列學習教程資料 attachment uid:43336 2019-4-1 17:25 44887 2024-6-22 21:42
預覽 七段數碼管顯示電路 attach_img uid:112613 2016-11-25 22:43 211044 2024-6-9 21:10
預覽 VHDL語言的倒數計時器-具體思路 attach_img agree uid:1101144 2024-4-6 18:01 11652 2024-6-1 09:03
預覽 基于FPGA的交通燈設計 附分頻主控譯碼VHDL源程序 attachment agree uid:556863 2020-11-16 20:07 25731 2024-5-21 14:32
預覽 FPGA升級防磚那些事兒 uid:110653 2016-3-28 13:46 03306 2024-2-27 13:12
預覽 基于quartus的直流電機控制實驗 含源代碼、電路圖、仿真波形圖 attach_img agree uid:770361 2020-6-5 15:05 47056 2024-1-29 14:13
預覽 基于FPGA動態(tài)配置PLL輸出-源碼以及注意事項 attach_img agree uid:522457 2021-9-24 09:03 13081 2024-1-29 14:12
預覽 基于fpga目標識別與跟蹤 attach_img uid:826841 2020-10-8 12:43 44266 2024-1-26 21:36
預覽 基于FPGA的奇數分頻占空比50% veilog程序 attach_img agree uid:522457 2022-6-14 14:07 11420 2024-1-23 01:04
預覽 基于fpga的輸入信號邊沿濾波(上升沿/下降沿)微秒 veilog attach_img uid:467203 2024-1-23 00:56 01271 2024-1-23 00:56
預覽 基于一般模型的計數器的FPGA設計報告 attachment heatlevel uid:346604 2018-6-7 00:26 413992 2023-12-29 14:49
預覽 基于FPGA的直流電機數字PID閉環(huán)控制器設計 attachment uid:570368 2019-6-23 23:52 25859 2023-12-24 19:33
預覽 Verilog HDL自動售貨機系統(tǒng)設計與仿真實驗報告 attachment heatlevel agree uid:242893 2017-11-10 11:16 1214880 2023-12-14 20:45
預覽 quartus13.1附帶完整的器件庫 uid:800020 2020-7-8 21:42 08371 2023-12-8 13:42
預覽 FPGA VGA顯示源代碼 attach_img agree uid:497945 2019-3-25 15:20 24150 2023-10-24 18:47
預覽 FPGA模擬交通燈效果 Verilog源代碼 attach_img agree uid:995516 2021-12-22 10:05 13061 2023-10-9 20:45
預覽 FPGA三國志（大白話介紹FPGA發(fā)展歷程，通俗易懂） attachment agree uid:1093026 2023-9-20 10:36 02165 2023-9-20 10:36
預覽 大話FPGA書（非常通俗易懂的學習資料） attach_img heatlevel agree uid:270833 2018-8-16 14:53 710795 2023-9-15 20:32
預覽 開源自己做的CPLD+SRAM液晶驅動verilog代碼 attach_img heatlevel agree uid:558132 2019-6-9 15:59 187428 2023-9-14 20:13
預覽 這是我采用verilog編寫的浮點轉定點模塊 attach_img agree uid:1092083 2023-8-28 10:29 11866 2023-9-3 09:17
預覽 FAGA+ADS1118+異步FIFO+串口源程序 attach_img uid:264904 2017-12-21 16:55 56680 2023-8-30 14:04
預覽 QUARTUS 編譯中 instantiates undefined entity 問題 uid:51088 2014-8-20 02:52 235691 2023-7-12 20:31
預覽 EP2C5Q208+AD9288雙通道示波器原理圖文件+FPGA工程包 attachment heatlevel agree uid:399339 2020-10-14 15:06 87037 2023-7-6 12:24
預覽 FPGA三人搶答器核心代碼 agree uid:1087159 2023-7-4 12:18 02207 2023-7-4 12:18
預覽 FPGA經典設計案例 uid:588548 2019-7-30 08:44 47079 2023-6-21 15:28
預覽 VHDL編寫的汽車尾燈控制器代碼 attach_img agree uid:992677 2022-12-5 18:42 13327 2023-6-9 15:33
預覽 EP4CE6E22C8 FPGA最小系統(tǒng)電路原理圖+PCB源文件 attach_img heatlevel agree uid:462734 2019-1-26 01:00 2116410 2023-6-5 03:24
預覽 我做的EDA密碼鎖仿真Quartus II課程設計報告 新人帖 attach_img heatlevel agree uid:215389 2017-6-28 15:55 1613691 2023-6-5 03:22
預覽 FPGA做的CPU指令運算器,只有加減乘,沒有除,實驗箱是DE2-115 attach_img agree uid:1079381 2023-5-30 21:58 11734 2023-6-5 03:20
下一頁 »

快速發(fā)帖

還可輸入 80 個字符
您需要登錄后才可以發(fā)帖 登錄 | 立即注冊

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

返回頂部 返回版塊
主站蜘蛛池模板： 欧美激情久久久 | 罗宾被扒开腿做同人网站 | 亚洲精品一区久久久久久 | 国产日韩一区二区三区 | 神马影院一区二区三区 | 精品视频免费在线 | 一区视频在线免费观看 | 搞黄视频免费看 | 免费一级片 | 超碰在线播 | 亚洲综合色丁香婷婷六月图片 | 一区二区三区视频在线免费观看 | 久久精品超碰 | 中文字幕国产一区 | 日韩a v在线免费观看 | 国产在线一区二 | 欧美日在线 | 性福视频在线观看 | 蜜桃色网| 国产91丝袜 | 国产日韩欧美激情 | 日本三级播放 | 成人性生交大片免费看r链接 | 久久久久久av | 成人二区 | 男女爱爱福利视频 | 久久中文免费视频 | 成人在线播放网站 | 久久久久久成人网 | 成人中文字幕在线观看 | 国产午夜精品一区二区三区在线观看 | 日韩欧美在线视频一区 | 毛片一级网站 | 免费看的av | 精品国产视频 | 日韩av一区二区在线观看 | 91香蕉视频在线观看 | 一区二区在线免费观看视频 | 国产探花在线精品一区二区 | 亚洲国产精品99久久久久久久久 | 久热久草 |